1. 研究目的与意义
nrf2401是单片射频收发芯片，工作于2.4～2.5ghz ism频段，芯片内置频率合成器、功率放大器、晶体振荡器和调制器等功能模块，输出功率和通信频道可通过程序进行配置。芯片能耗非常低，以-5dbm的功率发射时，工作电流只有10.5ma，接收时工作电流只有18ma，多种低功率工作模式，节能设计更方便。其duoceivertm技术使nrf2401可以使用同一天线，同时接收两个不同频道的数据。nrf2401适用于多种无线通信的场合，如无线数据传输系统、无线鼠标、遥控开锁、遥控玩具等。
nrf2401的收发模式有shockbursttm收发模式和直接收发模式两种，收发模式由器件配置字决定shockbursttm收发模式下，使用片内的先入先出堆栈区，数据低速从微控制器送入，但高速(1mbps)发射，这样可以尽量节能，因此，使用低速的微控制器也能得到很高的射频数据发射速率。与射频协议相关的所有高速信号处理都在片内进行，这种做法有三大好处：尽量节能；低的系统费用(低速微处理器也能进行高速射频发射)；数据在空中停留时间短，抗干扰性高。nrf2401的shockbursttm技术同时也减小了整个系统的平均工作电流。
但是在日常应用中，由于配置较为复杂，通常要么作为发送模块，要么作为接受模块使用，使得无线数据传输只具有单工模式。
2. 研究内容和预期目标
主要研究内容：NRF2401的工作原理及基本配置时序，FPGA硬件开发环境和软件开发环境，学习基于FPGA的设计流程、Verilog HDL语言、LCD显示原理及其显示控制、工作时序等。
预期目标：以FPGA为核心控制模块，使用LCD进行相应信息实时显示，设计相关接口控制模块，从而使得nrf2401实现双工模式的无线数据传输，进而实现多点交互式的无线信息传输功能。
3. 研究的方法与步骤
本课题的研究方法：
（1）通过上网或者去图书馆查找关于nrf2401的工作原理及基本配置时序，fpga硬件开发环境和软件开发环境，学习基于fpga的设计流程、verilog hdl语言的知识资料。
（2）采用fpga硬件开发环境和软件开发环境、verilog hdl语言编程研究仿真。
4. 参考文献
[1]阎石.数字电子技术基础[Ｍ].北京:清华大学出版社,1998. [2]候伯亨,顾新. Verilog HDL硬件描述语言与数字逻辑电路设计[M].西安：西安电子科技大学，2006. [3]王国强 段新文.基于CPLD的多路数据采集系统的设计.现代电子技术，2010年21期 [4]王冠 黄熙 王鹰 VerilogHDL与数字电路设计.机械工业出版社 [5]李大社等。基于Quartus II的FPGA/CPLD设计实例精解。电子工业出版社，2010 [6]聂章龙，张静。Verilog HDL与CPLD/FPGA项目开发教程。机械工业出版社，2010 [7]赵艳华等。基于Quartus II的FPGA/CPLD设计与应用。电子工业出版社，2009 [8]李洪伟,袁斯华等，基于Quartus Ⅱ的FPGA/CPLD设计. 电子工业出版社，2006.4 [9]王诚等，Altera FPGA/CPLD设计(基础篇) [M].人民邮电出版社，2005.7 [10]白伦博,陈栋,宋爱慧， 一种无线通信系统中无线信号传输间歇时发射数据突发的方法，电子工业出版社，2005 [11]张默晗,张北,王天亮， 无线信号传输装置及传输方法，电子工业出版社，2010 [12]王延年,穆文静， 基于ZigBee的无线信号采集传输系统的研究[J]. 西安工程大学学报,2010 [13]张默晗,张北,王天亮，无线信号传输装置，机械工业出版社，2010 [14]曾省吾,吴春发. 一种无线信号传输与接收系统，电子工业出版社，2005 |
5. 计划与进度安排
1.2022年3月25日，有针对性的学习课题相关资料,像要学习cpld/fpga的工作原理和主要性能以及熟悉掌握应用软件进行程序设计。
2.2022年3月21日-2022年4月10日，设定实验方案，初步编写试验程序，利用计算机中的电路仿真软件进行相关仿真工作。
3.2022年4月11日-2022年5月20日，进行电路制作及程序设计，并不断进行改进和完善，完成主设计内容。
