1. 研究目的与意义
随着科学技术的发展，高精度集成电路的应用，生产力得到了大幅度的发展，以大规模集成电路为主的各种设备成了当今社会最常用的设备。频率计在电子工程，资源勘探发挥着巨大作用，有条不紊地工作着，高效率地支配着系统的运行，是工程技术人员必不可少的测量工具。频率计最重要的功能是根据基准时钟信号实现对被测信号的频率进行检测。由此而延伸的频率测量是电子测量领域里的一项重要内容。在电子技术中，频率是最基本的参数之一，频率信号抗干扰性强、易于传输，可以获得较高的测量精度，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差，可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用verilog语言。将使整个系统大大简化。提高整体的性能和可靠性。数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用verilog编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分外，其余全部在一片FPGA芯片上实现。整个系统非常精简，且具有灵活的现场可更改性。本文用verilog在CPLD器件上实现一种8位数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且能对其他多种频率信号进行测量。具有体积小、可靠性高、功耗低的特点。
2. 国内外研究现状分析
频率测量所能达到的精度，主要取决于作为标准频率源的精度以及所使用的测量设备和测量方法。目前，国内外使用的测频的方法有很多，有直接频率测量法、内插法、游标法、时间---电压变化法、多周期同步法、频率倍增法以及相位比较法等。直接测量频率的方法简单，但是精度不高。内插法和游标法都是采用模拟电路的方法，虽然精度提高了，但是电路设计却很复杂。时间---电压变化法是利用电容的充放电时间进行测量，速度较慢，且抗干扰能力较弱。频率误差倍增法可以减少计数器的1个计数误差，提高精度，但是提高的有限。本毕业设计论文中，采用等精度测频方法。主要是消除了1个字计数误差，而且用FPGA相关芯片实现，易于设计，具有很大的优势。在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号。单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求；而采用高集成度、高速的现场可编程门阵列FPGA为实现高速、高精度的测频提供了保证。
3. 研究的基本内容与计划
等精度测频方法是在直接测频方法的基础上发展起来的。它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，避除了对被测信号计数所产生1个字误差，并且达到了在整个测试频段的等精度测量。在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。首先给出闸门开启信号(预置闸门上升沿)，此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。然后预置闸门关闭信号(下降沿)到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。可以看出，实际闸门时间t与预置闸门时间t1并不严格相等，但差值不超过被测信号的一个周期。CNT1和CNT2是两个可控计数器，标准频率信号从CNT1的时钟输入端CLK输入；经整形后的被测信号从CNT2的时钟输入端CLK输入。当预置门控信号为高电平时，经整形后的被测信号的上升沿通过D触发器的Q端同时启动CNT1和CNT2。CNT1、CNT2同时对标准频率信号和经整形后的被测信号进行计数，分别为NS与NX。当预置门信号为低电平的时候，后而来的被测信号的上升沿将使两个计数器同时关闭，所测得的频率为(FS/NS)*NX。则等精度测量方法测量精度与预置门宽度的标准频率有关，与被测信号的频率无关。在预置门时间和常规测频闸门时间相同而被测信号频率不同的情况下，等精度测量法的测量精度不变。
4. 研究创新点
等精度测频计数的闸门时间不是固定的值，而是被测信号的整周期倍，即与被测信号同步，在计数允许时间内，同时对标准信号和被测信号进行计数，再通过数学公式推导得到被测信号的频率。由于门控信号是被测信号的整数倍，消除了对被测信号计数产生的1个计数误差，但是会产生对标准信号的1的误差。因此，只要提高标准信号的源频率，就可以大大提高测量精度，而且达到了在整个测量频段的等精度测量。有效的解决了1个计数误差问题
