基于FPGA的数字秒表设计开题报告

1. 研究目的与意义

时间是我们日常生活中无法回避的，由此衍生了秒，分，时这些描述时间长短的参量。而秒表，顾名思义就是用来描述时间长短的工具。在步伐日益紧凑的今天，对时间长短的精确测量显得越来越重要。由此对秒表的的精确度要求也随之越来越高。

最早出现的是机械秒表， 机械秒表制作工艺复杂，成本高且不稳定，给使用者带来了极大不便。

接着，由于数字集成电路的发展和石英晶体振荡器的广泛运用，数字秒表应运而生。

2. 国内外研究现状分析

数字秒表又分很多种，其编程方式以及所对应的运行平台也多种多样，它们也都有各自的优缺点。

（1）以java设计的数字秒表

优点：java是面向对象的，其应用领域很广，提供了简单处理的类库，编程比较方便缺点：效率差

（2）以单片机为中心控制单元，采用汇编语言编程，设计的数码管和用液晶显示时、分、秒的数字秒表；

3. 研究的基本内容与计划

在软件方面，本设计选用quartusⅡ6.0工具，采用了自顶向下的设计方法，由各个不同模块共同构建成这个基于fpga的数字秒表。

使用verilog hdl语言编写全部软件，该语言最大的优点是其工艺无关性，这一优势使设计者在功能设计以及逻辑验证阶段能够不必过多的考虑门级和工艺实现的一些具体细节。只需根据系统设计的要求施加不同的约束条件，就可以设计出实际电路。而采用芯片智能控制，结合外围电路，得以进行较高精度的数字秒表设计。

在硬件方面，采用的是altera公司针对大学教学及研究机构推出的fpga多媒体开发平台de2，其核心器件是cyclone Ⅱ系列的ep2c35f672c6，由于不再像单片机一样通过繁琐的元器件搭建，因此稳定性很好，且较之单片机电路有着更快的运行速度。

4. 研究创新点

u 能对0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒；

u 计时精度达到0.01s；

u 设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。