函数信号发生器的VHDL设计开题报告

1. 研究目的与意义

函数发生器是一种很常用的器件，在很多情况下，最常用的波形是正弦波、方波、三角波、锯齿波（递增，递减斜波）等。虽然用模拟电子线路很容易得到这些波形，但是用模拟电子线路这种方法功耗和体积均偏大，而且模拟电子线路会受到干扰。本文利用VHDL语言为编程工具，以ALTER的CPLD/FPGA芯片为编程对象，以QUARTUS II为EDA开发软件平台，设计函数发生器。

2. 国内外研究现状分析

Quartus II是Altera公司推出的CPLD/FPGA开发工具，Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件。

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。

3. 研究的基本内容与计划

论文研究内容：

以函数信号发生器的功能为设计对象，运用eda技术、vhdl编程的设计方法，进行各种波形的设计。本文用eda开发集成环境，产生函数信号发生器的各种信号，同时完成行为仿真、时序和功能仿真。

要求函数信号发生器，能产生方波，三角波，正弦波，锯齿波。

4. 研究创新点

这是国内外都很流行设计。