1. 研究目的与意义
研究背景
对人类而言，时间相当宝贵，从发明时钟之日起，它便作为人类实际生活的必需品，人们的日常生活到处都有它的存在。当今社会，随着人类工作的逐渐繁忙，对于做事效率也就有着愈来愈高的要求，从而使得时钟广泛应用于实际的学习、生产等各个领域里面。
随着电子技术的迅猛发展，极大地促进了每个领域中应用的现代电子产品的更新换代的节奏，从而也极力地提升了世界信息化的程度并促进了生产力的发展。尤其是现场可编程门阵列( field program-mable gate array ，fpga) 的出现，电子系统向集成化、大规模和高速度等方向发展的趋势更加明显，与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低.同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。eda技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。
2. 研究内容和预期目标
研究内容
1.学习并掌握逻辑电路及硬件语言的基本运用
2.根据电子时钟所需时序逻辑电路编写相对应的verilog hdl语言来实现数字时钟时序逻辑功能综合与仿真；
3. 研究的方法与步骤
研究方法
电子时钟由分频模块、计时模块、闹钟模块、校准模块、秒表模块和显示模块构成，
通过分频来产生系统工作时钟，状态机来切换数字时钟模式，计数器来实现时间的变化，数码管来显示时间变化，相关的程序可以在quartus ii中采用veriloghdl语言实现模拟仿真。
4. 参考文献
| [1]吴小红.基于FPGA的多功能数字钟的设计与实现[J].电子测试,2018(22):19-20 22. |
| [2]陈莹,郭鹏飞.基于FPGA数字钟的设计[J].科技创新导报,2017,14(05):74 76. |
| [3]何星延.基于FPGA的网络同步数字时钟设计[J].中国战略新兴产业,2017(04):37-40. |
| [4]王金明.数字系统设计[M].第6版.北京：电子工业出版社，2016. |
| [5]张赛男.基于VerilogHDL的数字钟系统设计[J].数码世界,2016,(10):76-77. |
| [6]张慧.基于FPGA的数字钟系统设计[J].科技创新与应用,2016(33):75. |
| [7]高忠坚,魏茂金,张锐戈,饶连周.VerilogHDL数字钟电路的设计研究[J].萍乡学院学报,2016,33(03):27-31. |
| [8]谷涛,黄勇,卢晨.一种基于Verilog的任意整数分频器实现方法[J].广西民族大学学报(自然科学版),2015,21(04):62-66. |
| [9]刘宝军,王中训,张珉,娄阳,钟强.基于FPGA的多功能数字钟系统的设计与实现[J].电声技术,2015,39(10):35-38. |
| [10]郑三婷,白燕燕,胡晓霞.浅谈数字电子时钟的设计及应用[J].电子制作,2015(05):90-91. |
| [11]金春花,黄小平,黎苇.基于FPGA的数字钟设计与实现[J].辽宁师专学报(自然科学版),2014,16(04):86-89. |
| [12]王琥,任峻.基于FPGA的数字电子钟设计[J].电子设计工程,2014,22(04):127-129. |
| [13]邹昱,徐翔.基于FPGA的多功能数字钟设计[C].//武汉(南方十省)电工理论学会第25届学术年会论文集.空军预警学院,2013:123-133. |
| [14]黄姗姗,李骏.多功能数字钟电路的制作[J].电子质量,2013(12):37-40. |
| [15]刘艳昌,王娜.基于FPGA的多功能数字钟设计[J].河南科技学院学报(自然科学版),2013,41(02):89-94. |
| [16]张伟.基于FPGA的数字钟的设计[D].北方民族大学，2012. |
| [17]纪欣然,丁一,梁致源.基于FPGA的多功能数字钟设计[J].电子设计工程,2012,20(16):177-179. |
| [18]李晓敏,田熙燕.基于VHDL语言的数字时钟设计[J].电子设计工程,2011,19(13):30-32 35. |
| [19]王术群.基于FPGA数字钟的设计与实现[J].西南民族大学学报(自然科学版),2011,37(S1):104-107. |
| [20]李琳.基于VHDL的数字电子时钟的设计[J].科协论坛(下半月),2010(08):58-59. |
| [21]徐大诏.基于FPGA实现的数字钟设计[J].信息技术,2009,33(12):101-104. |
| [22]薛晓军,许江淳,李玉惠,李勃,刘国贺.基于FPGA的数字时钟的设计[J].云南大学学报(自然科学版),2009,31(S2):43-45 66. |
| [23]刘睿劼.基于FPGA的多功能数字钟设计[J].电脑与电信,2009(05):73-75. |
| [24]王雪征.基于FPGA的偶数分频器设计[J].电脑知识与技术,2009,5(11):3016-3017. |
| [25]张强,万敏,刘可薇.基于FPGA的多功能数字钟的设计与实现[J].仪器仪表用户,2008(06):103-104. |
| [26]张子刚,卢戈,田鹏.基于VHDL的数字时钟的设计[J].气象水文海洋仪器,2008(02):10-13 21. |
| [27]朱湘萍,包本刚.基于FPGA的仪表用多功能数字时钟的嵌入设计[J].电测与仪表,2008(01):62-64. |
| [28]熊焱春,刘益成.基于FPGA的数字秒表设计[J].电子与电脑,2007(12):94-96. |
| [29]李俊一,牛萍娟.基于VerilogHDL设计的多功能数字钟[J].微计算机信息,2006(11):79-81 51. |
| [30]崔刚,陈文楷.基于FPGA的数字钟设计[J].现代电子技术,2004(22):102-103. |
5. 计划与进度安排
(1) 2022年2月25日-2022年3月10日： 收集资料，熟悉基本知识，掌握毕设基本设计原理(2) 2022年3月11日-2022年3月20日： 把握整体方案，深入研究设计原理，撰写开题报告
(3) 2022年3月21日-2022年4月30日： 巩固设计方法，开展数字时钟各个功能模块具体设计，完成毕设初步设计
(3) 2022年5月1日-2022年5月15日： 进一步完善设计内容，进行功能仿真实验。
