1. 研究目的与意义
研究背景：
信息时代的21世纪，人类开始迈入了数字化和科技化智能世界。抢答器的发展就是人类社会进步和科学发展的标志之一。抢答器是各类竞赛中的必备设备, 以客观的电子电路进行状态判断, 避免竞赛的不公平。现行的抢答器实现方案主要有两种: 一种是小规模数字逻辑芯片和触发器, 另外一种用单片机。小规模数字逻辑电路设计思路简单, 但电路实现起来比较复杂; 单片机实现相对灵活, 但随着抢答组数的增加存在 i/ o 口不足的问题[12]。抢答器是一种应用非常广泛的电子电气设备，在各种抢答场合、竞赛中，它能迅速客观地分辨出最先获得发言权的选手以及实现设定发言时间、记录分数等功能，保障竞争的公平、公正、公开性原则。运算器、乘法器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计都可选用 fpga 实现[15]。正是因为 fpga 的 eda 技术使用了更高级的计算机语言，电路的生成基本上是由计算机来完成，将使用户能较快地完成更复杂的数字电路设计。
研究目的：
2. 研究内容和预期目标
1.研究内容
基于fpga设计一个通用型智能抢答器。要求：有8个按键输入，其中4个按键为四组抢答选手的输入，另外4个按键分别为主持人的开始抢答、加分、减分以及积分重置操作按键；用3个bcd数码管进行显示，其中1个显示抢答者组号，另外2个显示积分；用8个led灯提示抢答倒计时时间。四组抢答选手，各自可手动按按钮申请抢答权，回答正确加一分，回答错误减一分，违规抢答减一分，不抢答者不加分不减分，各组初始积分为10分。工作要求:
（1）巩固抢答器的基本理论知识；
3. 研究的方法与步骤
1.研究方法：
（1）利用quartusⅡ作为软件开发平台实现智能抢答器各模块的设计。
（2）分模块进行，整体系统分解为各个子系统和模块，便于设计。
4. 参考文献
[1]周立功,夏宇闻. 单片机与cpld综合应用技术.北京航天航空大学[2]夏宇闻.verilog数字系统设计教程.北京航天航空大学 [3]常晓明.verilog—hdl实践与应用系统设计.北京航天航空大学[4]杨恒.fpga/vhdl快速工程实践入门与提高.北京航天航空大学
[5] 贺名臣,刘伟编.vhdl电路设计技术[m].国防工业出版社.2004
[6]付焕森,李祺,于晶晶.基于plc新型多功能八路抢答器的设计[j].大众科技. 2010(05)
[7] 郁汉琪.可编程序控制器原理及应用[m].中国电力出版社.2010
5. 计划与进度安排
（1）2022-2-18至2022-2-25：查阅论文资料。
（2）2022-2-26至2022-3-5： 撰写开题报告。
（3）2022-3-6至2022-3-20： 方案设计与外文翻译。
