1. 研究目的与意义
1.1研究背景：
随着数字通信和工业控制领域的高速发展，超大规模集成电路的集成度和工艺水平不断提高，要求专用集成电路(asic)的功能越来越强，功耗越来越低，生产周期越来越短，这些都对芯片设计提出了巨大的挑战，传统的芯片设计方法已经不能适应复杂的应用需求了，将整个应用电子系统集成在一个芯片中(soc)，已成为现代电子系统设计的趋势。简单来说，soc是一种将多个独立的vlsi设计拼合在一起，来形成某一应用所需的全部功能的集成电路，以其高集成度、低功耗等优点越来越受欢迎。
中国的电子信息产业现在增长迅速，主要集中在移动通信设备、数据通信设备、计算机及消费产品领域。考虑到我国电子信息市场的特殊性，即巨大的移动通信和数字家电市场的核心芯片主要依赖进口的状况。巨大的市场的需求决定了开发soc的必要性，现在数字家电的片上系统研究己经成为研究的热点之一。研究soc的设计方法和验证方法具有很大的现实意义[2-3]。其中cpu是soc的重要组成部分，可以完成简单的数据处理，内存的调度，中断处理等操作。随着百万门级的fpga芯片、功能复杂的ip核、可重构的嵌入式处理器核以及各种强大eda的开发工具的迅速发展，使得设计者在eda工具的帮助下完成整个系统从行为算法级到物理结构级的全部设计，并最终将一个电子系统集成到一片fpga中，即sopc。可见，sopc是基于fpga解决方案的soc，是soc发展的新阶段。[1] 夏宇闻．verilog数字系统设计教程[m]．北京：北京航空航天大学出版社. 2003.
2. 研究内容和预期目标
2.1研究内容：
risc_cpu设计是一个从抽象到具体的过程，根据fpga的结构特点，围绕在fpga上设计实现八位微处理器软核设计方法进行探讨，研究片上系统的设计方法和设计复用技术，并给出了指令集和其调试方法，提出一种基于fpga的微处理器的ip的设计方法。该微处理器主要由控制器、运算器和寄存器组成，具有指令控制、操作控制、时间控制和数据加工等基本功能，可实现四位操作数的各种运算，其指令长度为16位定长，采用了直接寻址方式。最后采用quartusii对设计进行了仿真测试，结果表明设计实现了微处理器的主要功能。使用结构化编程方法，将微处理器内核按照功能划分为不同的模块，采用vhdl语言设计每一个模块的内部功能和外围接口，设计实现了一种基于fpga芯片的微处理器系统。
2.2预期目标：
3. 研究的方法与步骤
3.1 研究方法：
本课题使用硬件描述语言vhdl采用自顶向下的设计方法设计一个满足要求的8位cpu内核及外部接口，使用eda软件quartusii软件完成编码、仿真验证。自顶向下的设计方法就是设计者首先从整体上规划整个系统的功能和性能，然后利用功能分割手段对系统进行划分，分解为规模较小、功能较简单的局部模块，并确立它们之间的相互关系，将设计由上至下进行层次化和模块化，即分层次、分模块地对电子系统进行设计和仿真。不难看出，采用自顶向下的设计方法实际上就是基于芯片的系统设计方法，这种方法有助于在设计早期发现结构设计中的错误，提高设计成功率。
3.2研究步骤：
4. 参考文献
[1]夏宇闻．verilog数字系统设计教程[m]．北京：北京航空航天大学出版社. 2003.
[2]袁俊泉, 孙敏琪, 曹瑞.verilog数字系统设计教程[m]. 西安: 西安电子科技大学出版社. 2002.
[3]龙惠民, 吴静. 基于fpga的risc cpu设计[j]. 兵器自动化,2006,25(12):86-92.
5. 计划与进度安排
1:2022/0218-2022/0225查阅论文资料
2:2022/0226-2022/0305撰写开题报告
3:2022/0306-2022/0320方案设计与外文翻译
