基于FPGA的数字时钟设计开题报告

1. 研究目的与意义

（1）研究背景：

电子时钟已经融入我们的生活中，它无处不在，已经成为我们日常生活的必需品。当前的电子时钟功能非常强大，除了能够显示时年月日分秒时间外，还能显示温度，湿度等功能。它主要用于公共场合，用于提示行人，例如：汽车站、火车站、飞机场等。随着技术的发展，电子时钟越来越小，功能越来越强大。fpga的出现带动了电子系统走向集成化，大规模化和高速化等方向发展。fpga的设计思想是从顶上而下，模块化的设计思路。它既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

(2) 目的及意义：

2. 研究内容和预期目标

1.研究内容：

实现电子时钟的方法有很多，vhdl和verilog语言都可以实现电子时钟设计。本次设计采用verilog语言编写时钟代码，并且使用quartus ii 仿真软件来实现模块化仿真。设计时钟具有实现时分秒显示功能，还具有整点报时，设置闹铃时间和秒表计数功能，此外还具有校时功能。

2.预期目标：

3. 研究的方法与步骤

1.研究方法：

fpga采用自顶而下以及模块化的设计方法。电子时钟是采用数字电路实现对时、分、秒数字显示的计时装置,数字电子钟实际上是一个标准频率（1hz）进行记数的记数电路，使用振荡电路构成数字钟来确保标准的1hz 时间信号准确稳定。

2.研究步骤：

4. 参考文献

[1]单片机与cpld综合应用技术 北京航天航空大学出版 周立功 夏宇闻等编著

[2]verilog数字系统设计教程 北京航天航空大学出版 夏宇闻 编著

[3]veriloghdl实践与应用系统设计 北京航天航空大学出版 常晓明 编著

5. 计划与进度安排

(1) 3月1日~3月14日：收集资料，巩固fpga的基本知识。

（2）3月15日~3月21日：把握整体方案，研究设计原理，撰写开题报告。

（3）3月22日~4月30日： 巩固硬件描述语言，深入研究系统设计，编写各功能模块，完成初步设计。