1. 研究目的与意义
1.目的：
1.1、增强数字系统设计中分频器使用的灵活性；
分频器在cpld/fpga设计中使用频率比较高，尽管目前大部分设计中可用芯片中集成的锁相环资源，但是对于要求灵活的等占空比奇数倍分频、小数倍分频等不能很好满足。我们希望有一种灵活的设计方法，根据需要，在实验室就能利用vhdl编程语言设计各种输出功能的分频器并可以马上投入使用，更改频率时无需改动原器件或电路板，只需改变程序中相关参数即可实现。
2. 国内外研究现状分析
分频器是电子线路设计的重要功能单元,在通信、仪器设计等领域有着重要应用。具体实现形式有偶数分频、奇数分频、锁相环分频电路等,但这些结构的分频器只能实现整数或仅实现半整数分频,一般的锁相环分频电路还会有几十微秒级的频率转换时间,虽然现在少数芯片有所改善,但是时间也较长。同时,在某些场合下,所需要的频率与给定的频率并不成整数或半整数倍关系,或需要实现对输入信号频率的微调整,此时可采用小数分频器进行分频；此外还有等占空比和非等占空比的分频要求，现有常规设计的分频器很难满足。
目前，电子行业专业设计人员在设计集成电路时，简单等占空比偶数分频非等占空比的奇数分频只要简单模ｎ计数器模块即可实现，而对于稍复杂的等占空比奇数分频，则要通同过频率合成实现；半整数分频则是通过触发脉冲的不断翻转来实现。
复杂的任意小数分频的实现，则要通过控制两个不同分频比的整数分频器在单位时间内出现的次数来实现。但是，以上实现这些的分频器，要么电路过于复杂了，要么是专用的分频电路设计，通用性差，成本高。
3. 研究的基本内容与计划
３.1、课题内容
在搜集和学习材料基础上，通过老师指导，用VHDL 语言编程完成基本的偶数分频及非等占空比的奇数分频，再在此基础上进一步完成等占空比的奇分频和半整数分频，如果可能的话，继续完成任意小数分频和任意占空比分频输出。
３.2、课题研究的工作基础和实验条件
工作基础：熟练掌握数字电路基础、VHDL语言、FPGA相关知识；
实验物质条件：实验室已有CPLD实验箱及FPGA开发板。
3.3、可能存在问题：
在实现任意小数分频时，可能存在精度不高和输出脉冲抖动大的问题，此外
设计任意占空比的分频器难度很大。
3.4、课题研究进程：
周 次 | 课 题 安 排 |
1 | 阅读相关文献，熟悉设计任务 |
2 | 进行总体方案设计，撰写开题报告 |
3 | 提交开题报告 |
4 | 复习数字电路、VHDL语言及FPGA相关知识 |
5 | 收集资料，进行课题任务的整体分析 |
6 | 熟悉简单整偶数分频原理，完成偶数分频的设计 |
7 | 完成等占空比和非等占空比奇数分频器的设计 |
8 | 完成半整数分频器设计 |
9 | 在前面的基础上，进行任意小数分频器的设计 |
10 | 研究测试任意占空比输出分频器的设计可能性 |
11 | 总结完成全部相关程序编写，完成软件测试 |
12 | 完成毕业论文初稿 |
13 | 修改毕业论文、定稿并准备毕业答辩 |
14 | 参加毕业论文答辩 |
4. 研究创新点
本课题是利用VHDL硬件描述语言，设计一种能够满足各种输出要求的较为通用的分频器，在以往只是简单利用计数器和计数器的级联来实现简单的整数分频或半整数与非等占空比奇数分频的设计思路上有所提高，特点是使得设计电路简单化了，灵活性强，易于修改和移植。
