数字信号发生器的FPGA设计开题报告

1. 研究目的与意义

信号发生器是一种常用的信号发生装置和信号源，信号发生器在电参量的测量中的应用尤为重要。现场可编程门阵列(FPGA--Field Programmable Gate Array）是近年来发展迅速的大规模、高密度的可编程逻辑器件，具有功耗较低，功能强大，开发过程周期短、投资小，可以快速成品，可反复编程修改等特点。信号发生器在许多科技领域，如在控制系统应用中，在工业自动化产业中应用非常广泛，已经是一种不可或缺的重要测量设备。因此，研制出高精度、可靠性、可调参数的数字量信号发生器有着非常重要的意义。

2. 国内外研究现状分析

就目前来看，在国外实际生产出来的数字信号发生器已经具有很多先进的功能：能产生很多种波形，频率的工作范围广，噪声很小，失真小，尤其在频率合成中数模转换器的存储位数高。在国内，数字信号发生器在通信、雷达、无线电导航、影视音响以及电测试仪器等领域里发展速度快和应用范围广，在实际生产中，也有很多公司生产的数字信号发生器能够较好的满足现代科技的要求。

3. 研究的基本内容与计划

研究内容：

本次毕设要求以fpga为开发平台，熟悉硬件平台和verilog语言，然后基于模块化设计系统硬件，并以quartus ii为主要开发和仿真环境，用硬件描述语言verilog hdl，将软件与硬件设计相结合来设计一数字信号发生器。要求最终结果不仅可输出常用波形，如正弦波，方波等，还可控制信号，如更改信号参数等，且具有成本低、系统工作稳定可靠等优点。

研究计划：

4. 研究创新点

Verilog HDL语言设计的出现改变了以往数字电路的设计模式，使电路设计在硬件的基础上加入软件设计。简化硬件的开发和制造过程，通过修改程序，可增加一些新的功能，提高射击的灵活性，并提高系统的可靠性。