1. 研究目的与意义
随着数字信号处理和集成电路技术的发展，DDS(Direct Digital Synthesizer)即直接数字频率合成器的应用越来越广泛。DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点。
该设计以FPGA开发平台为核心，可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点，因此可以快速的完成复杂的数字系统。在基准时钟的控制下，相位累加器对频率控制字Ｋ进行线性累加，得到相位码对波形存储器寻址，使之输出相位幅度码，经过数／模转换器得到相对应的阶梯波，最后经过低通滤波器得到连续变化的所需频率的波形。
2. 国内外研究现状分析
在ＦＰＧＡ系统的设计中，设计人员常常遇到各种形式的分频需求，如偶数分频、奇数分频、半整数分频、小数分频和分数分频等。在某些设计中，系统不仅对频率有要求，而且对占空比也有严格的要求。偶数分频和非等占空比的奇数分频实现起来较为简单，但半整数分频和等占空比的奇数分频实现比较复杂，小数分频和分数分频实现起来更加困难。为了解决这一问题，可根据直接数字频率合成器（ＤＤＳ）工作原理，实现一种基于ＦＰＧＡ的任意分频系数的分频器的设计，该分频器能实现分频系数和占空比。该分频器效果好，没有毛刺而且占用的逻辑资源较少，可移植性强。
分频器是一种在fpga 开发设计中使用效率非常高的设计，使用硬件描述语言进行设计消耗不多的逻辑单元就可以实现对时钟的操作，具有成本低、可编程等优点。
对于分频器的研究，adler最早对注入锁定分频器进行研究，他在注入信号强度很弱的情况下对此进行了精确的推导，并且在小注入情况下得到了注入锁定范围比较精确的表达式，由此可以推导出在弱注入锁定现象发生的范围。但是这个模型是不完善的，它的前提是注入信号的强度很弱，而在实际应用中，这个前提往往是不成立的。stanford大学的thomas h.lee等人对其做出了改进，提高了模型的精度，重新推导了adler的经典公式。由于注入锁定分频器各种优点，使之非常适合在毫米波通信领域担任分频角色，因此，近年来受到学术界的广泛重视。许多科研单位，如加州大学洛杉矶分校，斯坦福大学，明呢苏达双城分校，佛罗里达大学，香港科技大学，韩国科技大学，田纳西大学，台湾大学，东京大学等知名高校都纷纷加入关于此研究的行列。相比之下，国内对此的研究还比较少，主要集中在清华大学和浙江大学等高校。因此，为了缩小与国外研究的差距，在以后毫米通信的核心技术竞争上占据主动位置，积极展开这方面的研究显得很有必要。
3. 研究的基本内容与计划
研究内容：分频器是数字系统设计中的基本电路，在复杂数字逻辑电路设计中，根据不同设计的需要，会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，也有要求非等占空比。在同一个设计中有时要求多种形式的分频，通常由计数器或计数器的级联构成各种形式的偶数分频和奇数分频，实现较为简单，但是对半整数分频实现较为困难。设计师希望有一种比较方便实用的设计方法，根据情况的需要，在实验室就能设计分频器并且可以马上检测使用，只需要更改频率系数而不修改其他器件或是电路板。因此，本文利用verilog硬件描述语言, 根据直接数字频率合成器（ＤＤＳ）工作原理，，通过开发平台，使用FPGA，设计了一种能满足上述情况的通用分频器。只要在分频器的输入端输入相应的分频系数，就可以得到所需的频率。设计一种基于ＦＰＧＡ的任意分频系数的分频器，该分频器能实现分频系数和占空比。计划：2月25号至3月12号： 完成开题报告，制作开题PPT。3月13号至3月25号： 复习数字电路及EDA中FPGA等相关知识，查找并阅读相关文献。3月26号至3月31号： 绘制原理框图和系统框图。4月1号至4月15号： 完成各个模块的实现。4月16号至4月30号： 对各个模块的功能实现进行检验和修改并综合下板。5月1号至5月10号： 完善PPT内容，毕业论文，准备答辩.
4. 研究创新点
本设计，采用fpga作为dds主控芯片，提出了一种波形、频率、相位可控的高精度信号源设计方案，简单方便，易于实现。
此次方案设计的分频器效果好，没有毛刺而且占用的逻辑资源较少，可移植性强。
分频器是一种在fpga 开发设计中使用效率非常高的设计，使用硬件描述语言进行设计消耗不多的逻辑单元就可以实现对时钟的操作，具有成本低、可编程等优点
