基于FPGA的数字频率计开题报告

1. 研究目的与意义

随着电子技术的发展,数字频率计在各个领域都有越来越广泛的应用,早期的硬件设计是用大量不同型号的标准芯片来实现电子系统设计的,这样的设计方法用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差等诸多缺陷。伴随着EDA技术的发展,硬件设计变得越来越容易了,在此基础上,本人提出了用使用VHDL语言设计数字频率计的方法，并下载到FPGA芯片组成实际电路，调试完成的。这样可以简化硬件的开发和制造过程，而且使硬件体积大大缩小，并提高了系统的可靠性。同时在基本电路模块基础上，不必修改硬件电路，通过修改VHDL源程序，增加一些新功能，满足不同用户的需要，实现数字系统的在系统编程。

2. 国内外研究现状分析

当今频率测量技术发展飞快，在频标方面，一方面是追求新的更高稳定度和准确度的新型频标，一方面是提供便于工业，科研应用的商品化频标，大量的工作在改进，创造新的测频原理，方法和仪器，以便更高的精度，速度，自动进行测量和数据处理，并向多功能，小型化，高性价比方向发展

3. 研究的基本内容与计划

1、2月底到3月初查阅相关资料，收集相关文献，完成开题工作。

2、3月中旬到4月，确定设计方案，熟悉编程环境，编写相关程序，调试相关程序，在相关的软件上仿真，查看结果是否正确。

3、5月调试相关程序，下载到硬件电路，检测记过是否正确；撰写论文，修改论文。

4. 研究创新点

FPGA是一种新兴的高密度大规模可编程逻辑器件，它具有门阵列的高密度和PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。

FPGA器件作为系统控制的核心，其灵活性的现场可更改性，可再配置能力，对系统的各种改进非常方便，在不更改硬件电路的基础上还可以进一步提高系统的性能,故本论文采用FPGA实现数字频率计。