1. 1. 毕业设计（论文）的内容、要求、设计方案、规划等
数字频率计是数字电路中的一个典型应用。传统的设计方法一般基于高速数字计数器芯片，用到的器件较多，连线复杂，可靠性差。随着可程逻辑器件（fpga/cpld）的飞速发展，基于eda开发平台的、利用vhdl/verilog hdl 硬件描述语言采用自顶向下和基于库开发的电子产品设计方法，使设计者大大简化了硬件设计的工作量，同时还提高了电子产品整体的性能和可靠性。本题目就是要求基于当代eda技术，利用vhdl语言在fpga/cpld器件上设计出一套数字频率计测频系统。该系统能够用十进制数码管显示被测信号的频率。具有体积小、可靠性高、功耗低等特点。设计要求如下：
1. 能对方波、正弦波信号进行频率测量。
2. 输入信号电压范围0.5v～5v。
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
2. 参考文献（不低于12篇）
[1]徐志军，徐光辉. cpld/fpga的开发与应用[m]. 北京：电子工业出版社，2002.
[2]迈耶-贝斯著, 刘凌译.数字信号处理的fpga实现[m]. 北京：清华大学出版社，2006.
[3]刘常澍, 赵雅兴. 数字电路与fpga[m]. 北京：人民邮电出版社，2004.
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
