基于NiosⅡ的8段数码管动态显示设计任务书

1. 毕业设计（论文）的内容和要求

设计 8 段数码管动态显示 IP 核，能够实现软核重用，并给出此核的一个参考驱动显示程序。并且此核根据设计需要，可例化 1～8 个共阳极（或共阴极）数码管控制器，成功控制 1～8 个数码管工作，大大提高设计效率。

2. 实验内容和要求

（1）以cyclon Ⅲ EP3C10E144C8作为芯片。（2）开发基于 Nios II 的嵌入式系统时，Qsys开发工具中没有提供现成的数码管显示 IP 核，利用Verilog HDL语言在Qsys中创建一个新的IP核。（3）在Qsys中创建一个底层硬件以及在Eclispe中编写程序，编译下载后使该IP核能够成功控制数码管工作。

3. 参考文献

[1]李正浩，姜宝钧，邓兴成. 51单片机在led数码管显示中的应用[j].实验科学与技术，2006（12）增刊：95-98.

[2]文 雯，邬杨波.一种基于vhdl的7段led数码管显示控制器[j].机电工程，2008，25（7）：51-54.

[3]alteracorporation.quartusiiversion9.0handbookvolume4:sopcbuilder[eb/ol].2009.http://www.altera.com/literature/hb/qts/qts_qii5v4.pdf

4. 毕业设计（论文）计划

1、填写选题报表；（2022.12.16）

2、填写任务书及进程安排表，搜集相关资料，进行系统总体方案设计；（2022.2.23-24）

3、进行系统硬件及软件设计，并进行初步调试，撰写论文初稿；（2022.2.25-4.7）