1. 毕业设计（论文）的内容和要求
本设计基于0.18μm cmos工艺，采用无尾电流源的交叉耦合延迟单元结构，实现了差分结构的4级环形压控振荡器，在cadence的软件环境下进行仿真和分析。
本设计实现了在电压变化较小的范围内，获得较大的输出频率调谐范围。
在宽范围的工作频率中，提升环形振荡器的性能，减少了相位噪声和电路功耗，以提升系统的稳定性。
2. 实验内容和要求
本设计基于0.18μm CMOS工艺，采用无尾电流源的交叉耦合延迟单元结构，实现了差分结构的4级环形压控振荡器，在电压变化较小的范围内，获得较大的输出频率调谐范围。
在宽范围的工作频率中，提升环形振荡器的性能，减少了相位噪声和电路功耗，以提升系统的稳定性。
3. 参考文献
[1] fouzar, m. sawan and y. savaria, a newfully integrated cmos phase-locked loopwith low jitter and fast lock time, inproc. iscas 2000, pp. 253-256.
[2] chi-wa lo and howard cam luong, a 1.5-v900-mhz monolithic cmos fast- switchingfrequency synthesizer for wireless applications, ieee journal of solid state circuirs, vol. 37, pp..459 -471,apr. 2002.
[3] 刘清波.0.18um cmos压控振荡器研究与设计:[湖南大学硕士学位论文][d].微电子学与固体电子学,2010:4-48.
4. 毕业设计（论文）计划
3月5日-3月15日，熟悉cadence的软件环境，复习论文所需要的模电基础知识。
3月16日-3月25日，完成总体方案设计，程序设计与分析，模块测试与调试。
4月1日-4月15日，撰写论文说明书，准备论文答辩。
