1. 毕业设计（论文）的内容和要求
通过本次基于CPLD的简易数字式频率计设计并阅读国内外文献，了解并掌握QuartusⅡ环境的使用，以及相关VHDL编程等技术的运用。养成调查研究、国内外文献阅读能力，综合运用专业理论分析解决实际问题的能力和编写论文的能力。
2. 实验内容和要求
任务内容: 1.简述当今频率计的发展情况，对两种常用的测频方法进行了介绍和对比。 2.在CPLD基础上采用直接测频法来实现对频率的测量。 3.完成了基于EDA平台Quartus II的CPLD的软件电路设计，并且编译调试。 4.利用CPLD芯片完成了硬件电路设计及下载、调试。 要求：（1）提交数字频率计的设计电路； |
（2）提交数字频率计的报告。
3. 参考文献
1．谢煜，黄为．一种基于VHDL语言数字频率计的设计与实现[J]，刊名：电子设计应用．出版日期：2003．期号：第7期．29-33 2．罗朝霞，高书莉．CPLD/FPGA设计及应用[M]，北京：人民邮电出版社，2007 3．．谢煜，黄为．一种基于VHDL语言数字频率计的设计与实现[J]，刊名：电子设计应用．出版日期：2003期号：第7期．17-22 4．王丽英，王丹丽．CPLD/FPGA可编程逻辑器件实用教程[M]，北京：机械工业出版社，2006 5.Tietze U. Schenk C. Halbleiter-Schaltungstechnik. Berlin: Springer-Verlag, 2000 6.王道宪．CPLD/FPGA可编程逻辑器件应用与开发[M]，北京：国防工业出版社，2004 |
4. 毕业设计（论文）计划
本课题进度安排： 第一阶段 收集、查阅与设计相关的资料，进行毕业设计的初步写作（3月份） 第二阶段 通过实验测量数据（4月份－4月下旬） 第三阶段 修改设计报告初稿（5月上旬） 第四阶段 最终定稿, 准备答辩材料，参加论文答辩（5月下旬） |
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
