文献综述（或调研报告）：
引言：
Zynq 由处理器系统 PS(Processing System)和可编程逻辑 PL(Programmable Logic)两部分构成。PS 部分的核心是ARM Cortex-A9双核CPU，不同于MicroBlaze等通过FPGA片内设计资源实现的IP软核CPU，它是使用硅片上专门的单元实现的IP硬核CPU。PS部分还包括丰富的I/O外设、高速缓冲存储器、片上存储器、与PL的连接和时钟产生电路等。PL 部分是常规的FPGA，用于功能扩展以满足特定的需求，可在算法加速、可裁剪外设等方面发挥长处，为传统的基于ARM的SoC芯片带来了更多的灵活性。
它结合了用于实时应用程序的大容量PL和用于高级操作系统(如嵌入式Linux、TCP/IP堆栈和用户应用程序)的ARM处理器的高速数据处理。同时，对于数据缓冲，双数据速率(DDR) SDRAM通常用于与FPGA或ARM接口。可变的物理接口，如USB 2.0、USB 3.0、CAN，以及以太网和光纤接口可用于与数据中心交换数据。以太网接口对于大多数操作系统具有成熟的接口驱动程序和编程模式。以太网速度从10/100MB/s提高到100GB/s。
一、Zynq体系结构
在Zynq芯片上，ARM Cortex-A9是一个能运行完整的Linux这样的操作系统的应用级处理器，而可编程逻辑是基于Xilinx7系列的FPGA架构。所有Zynq芯片都包含相同的处理系统PS，但每个器件内的PL和I/O资源有所不同。采用工业标准的高级可扩展接口（AXI）连接PL和PS。
系统总是先启动PS内的处理器，以软件为中心对PL进行配置。PS端有可被灵活配置的引脚54个，外设以及引脚间可按需配置，但是这也容易导致引脚不够用，这是可以通过MIO来实现，但是他们之间不是直接实现的，而是间接通过PL端的I/O资源。
二、Cortex-A9外设模块结构以及功能
