文献综述（或调研报告）：
1967年，贝尔实验室的D. Kahng和S. M. Sze发明了悬浮栅金属氧化物半导体场效应管（Floating Gate MOSFET）存储器[1]。浮栅式存储器由于其结构简单，与CMOS工艺相兼容，因此在之后的几十年中，基于悬浮栅结构的非易失性存储器成为半导体存储器中的主流技术，在整个消费市场都占据着主导地位。
传统的浮栅式存储器单元结构如图1.1所示。浮栅式存储器与场效应管结构基本相似，只是在场效应管中的栅氧化层中多一层悬浮栅，该悬浮栅一般为多晶硅，用于存储电荷，而控制栅与外部进行电气连接，因此存储单元为双栅结构。悬浮栅与衬底之间的绝缘层为隧穿层，与控制栅之间的绝缘层为阻挡层。浮栅式存储器利用隧穿层的隧穿效应，编程时，控制栅施加正偏压，电子从衬底流入悬浮栅；擦除时，控制栅施加负偏压，电子从悬浮栅流入衬底，悬浮栅中存储电荷量的改变引起控制栅上阈值电压的变化。当阈值电压不同时，施加相同的控制栅电压读取的源漏电流也不同，从而实现信息的存储。
随着半导体存储器存储容量的不断增加，存储单元尺寸不断缩小，传统的浮栅式存储器面临着越来越多的技术问题。比如，当尺寸不断缩小、悬浮栅与衬底之间的隧穿层厚度不断降低但存在缺陷时，隧穿层中会形成电荷泄露通道，无法保存电荷；另外，悬浮栅尺寸的减小也会导致存储电荷容量的减少，从而导致阈值电压的漂移幅度减小，存储窗口变小，器件可靠性降低。因此，基于新结构、新材料的半导体存储器顺势而生。
图1.1 浮栅式存储器单元结构示意图
为了克服传统浮栅式存储器中由于电荷泄漏无法进一步缩小器件单元尺寸的问题，业界提出电荷陷阱型非易失性存储器。电荷陷阱型非易失性存储器利用电介质作为电荷存储层，取代了悬浮栅中的多晶硅，因此单元结构与浮栅式存储器相似，同样与CMOS工艺相兼容，从而得到广泛研究并推广应用。与传统浮栅式存储器利用多晶硅悬浮栅存储电荷不同，电荷陷阱型存储器利用电荷存储层（Charge Trapping Layer, CTL）存储电荷。存储在缺陷能级中的电荷以分立式的存储方式（Discrete Charge Storage）存在于介质材料中，相互独立[2]。由于电荷间的相互独立，不会存在电荷泄漏通道，因此隧穿层厚度不断降低的情况下也具有较好的数据保持特性。电荷陷阱型存储器结构如图1.2所示，其工作原理与浮栅式存储器类似：编程时，衬底中的电子通过隧穿层进入电荷存储层，被存储层中的陷阱能级俘获；擦除时，电荷存储层中的电子隧穿到衬底。擦写操作实现了阈值电压的漂移，施加相同栅电压时源漏电流的大小实现了“0”和“1”的存储。
图1.2 电荷陷阱型存储器单元结构示意图
电荷陷阱型存储器采用栅堆栈结构，包括栅电极、阻挡层、电荷存储层、隧穿层。因此对于电荷陷阱型存储器的研究包括对栅电极的研究、对阻挡层的研究、对电荷存储层的研究以及对隧穿层的研究。多晶硅是电荷陷阱型存储器中用于栅电极的典型材料。然而使用多晶硅作为栅电极要考虑其功函数较低的问题。进行擦除操作时，栅极施加负电压，空穴从衬底注入电荷存储层，需要先补偿从栅极注入到电荷捕获层中的电子，该补偿会导致擦除饱和问题，并严重降低擦除速度。 Jeon等人研究了栅极材料功函数对电荷陷阱型存储器存储特性的影响，发现通过使用具有高功函数的金属栅极可以有效地抑制从栅极到电荷陷阱层的电子反隧穿[3]。
