|
文 献 综 述 【前言】 通信技术与计算机技术，数字信号处理技术三者的结合是现代通信技术的标志。广义上，通信是指使用不同的方法，通过任何传输介质将有效消息进行两个不同地方的传递，其实，通信就是为了进行消息的交换及有效传递[1]。作为这个领域中极为重要的一部分，数字调制解调技术得到了迅速发展。它的出现使得在有限的带宽内传输高速数据已成为可能，并且与过去的模拟调制相比有更高的可靠性和抗干扰性[2]。QPSK调制具有频谱利用率高、传输速率快、抗干扰性能强、频谱特性好等特点，在移动通信、卫星通信中得到了广泛应用。因此，基于FPGA的全数字QPSK调制解调的研究有重要的意义。 【QPSK调制解调技术国内外发展历程及现状】 (一)QPSK调制解调技术 调制技术最初的发展是从模拟信号的调制解调技术开始的，随着数字通信技术的快 速发展，数字调制技术也得到了相应的发展以及广泛的应用[3]。19世纪80年代初期，人们选用的是恒包络数字调制。这类数字调制技术的优点是已调信号具有相对窄的功率谱，且对放大设备没有线性要求，不足之处是其频谱利用率低于线性调制技术。到19世纪80年代中期以后，四相绝对移相键控(QPSK)技术广泛应用于数字微波通信系统、宽带接入数字卫星通信系统、移动通信及有线电视系统中[4]；原因是QPSK具有误码性能好、频谱利用率高、抗干扰性能强等优点。QPSK是一种多进制调制，是利用载波的四种不同离散相位来表示四进制码，或者是用一组二进制码元的不同排列来传输信息[5]。 传统数字通信系统中的接收机解调单元几乎都是用模拟电路和器件来实现的，它们使用了模拟滤波器、鉴相器(乘法器)和压控振荡器(vco)。这种模拟解调模块电路形式复杂、体积大、调试周期长并且人为因素的影响大,同时，器件内部噪声大，很容易受环境的影响，可靠性不高；因此很难实现数字信号处理的最佳接收[6]。在全数字解调中，大多数的模拟解调单元和器件都可以找 |
|
到与其对应的数字化形式，如滤波器(FIR)、全数字乘法器和数控振荡器[7](NCO)等,结构简单，易于调试，通过复杂的算法，能实现最佳接收且价格低廉[8]。 目前国内外已经有一些关于全数字QPSK调制解调器方面的科研成果和专用芯片问世。国外的如ST公司的ST550，ST5518；比利时Newtec公司的NTC-2077/FT。国内清华大学微波与数字通信国家重点实验室用ASIC实现了一种参数可变BPSK／QPSK数字突发调制器，使用了2片Altera公司的FLEXlOK系列的芯片来具体实现该数字调制器设计，并搭建了外围调试用的板级电路[9]。 这些芯片的设计基本都是针对某些特定应用的，调整的范围比较小。基于可编程器件(FPGA)实现的全数字调制解调器是一种用户全定制的方案：每个参数都可以根据特定的用户的需求来修改，做到最优化并且具有可操作性。 QPSK调制组成框图如图1所示，包括成型滤波器和载波调制。
图1 QPSK调制的核心模块框图 对于成型滤波器，为了减小码间干扰，要求特定时刻的波形幅值无失真传输，从而要满足奈奎斯特准则，其中，最常用的是升余弦滚降滤波器，该滤波器的冲激响应如式(1)所示。 （1） 滚降系数越大，频谱在截止频率处越光滑，频带利用率越低。 在实际的通信系统中，奈奎斯特滤波器选择的是升余弦滚降滤波器时，无论是发送端的成型滤波器还是接收端的匹配滤波器通常都采用平方根升余弦滚降滤波器，其频率响应如式（2）所示。 |
|
（2） 升余弦滚降滤波器作为成型滤波器，已成为WCDMA，CDMA2000等第3代移动通信系统的标准规定[10]。 对于载波调制，QPSK信号是由两个正交的2PSK信号的合成，有00、01、10、11四种状态。对于输入的二进制序列，首先应该分组，每两个码元一组。然后，根据组合情况，用载波的四种相位分别表征它们。QPSK在每次调制的过程中可以传输2个信息比特，这些比特信息是通过载波的四种相位传递，它们和载波相位之间的关系按照格雷码的规律进行安排，采用格雷码的优点是相邻相位所代表的两个比特中只有一位不同，因为相位误差造成错判到相邻相位上的概率最大，所以编码使之仅造成一个比特误码的概率最大。 QPSK调制器的原理如图2所示。它可以看成是由两个BPSK调制器构成，输入的串行二进制信息序列，经串/并变换和码元扩展，分别产生双极性电平信号和 ，然后分别对和进行调制，相减后即得QPSK信号。
图2 QPSK信号产生图 |
|
QPSK解调的组成框图如图3所示。QPSK解调主要包括数字下变频、匹配滤波 器、载波同步环、位同步环和解相位模糊。
图3 QPSK解调核心模块框图 数字下变频：数字变频技术是软件无线电中的核心技术之一，数字上变频和下变频分别指的是把信号频谱搬移到更高和更低的频带上。可以通过信号与一个复旋转向量相乘实现，其结果为： （3） 式中：代表搬移的频率，即载波频率，将基带信号搬移到该频带叫数字上变频，如果从该频带搬移到到基带信号则称为数字下变频。 匹配滤波器：匹配滤波器的输出信号为： （4） 式中，为输入信号的自相关函数。上式表明，匹配滤波器的输出波形是输入信号的自相关函数的倍。 匹配滤波器应用于接收端，其作用主要有两个，其一就是滤除带外噪声，其二就是与发送端的成型滤波器构成最佳基带传输系统，使得接收端无码间串扰，从而输出信噪比最大。 载波同步：实现载波频率和相位同步的方法有很多种，在这里采用应用非常广泛的FFT频偏估计法和基于Costas环的相位同步法。 位同步：数字通信系统中，为了在无符号干扰的情况下进行恢复数据，解调器输出必须以码元速率周期性地在最佳抽样时刻上对信号进行采样，从而使系统达到最好的误码性能。符号同步就是完成本地的位时钟与发送端的码元速率相同且抽样时刻出现在最 |
|
佳的抽样时刻的功能[11]。这里用全数字插值的方法来对时钟频率和相位进行调整，从而 得到最佳采样点。本文采用基于Gardner算法的反馈型插值法码元同步方案，其组成如图4。
图4 反馈型插值码元同步框图 相位模糊：移相键控就是利用载波相位来传递数字信息的一种调制方式，其相位表达式为： （5） 其中，为进制码元，它和种可能的载波相位建立一一对应的关系。 由调制原理可知，MPSK存在个相位关系，所以,多相移相键控也就存在着相应的相位关系，从而解调恢复信号的初始相位，必然与这些相位要一一对应，这样就存在个相位的选择问题，即相位模糊问题。对于MQAM多电平正交移幅键控，因为可以看成是多个QPSK的线性叠加，所以主要 存在四重相位模糊问题[12]。 信道编解码：这里QPSK调制解调系统的信道编解码主要包括外码编解码、内码编解 码、交织及解交织等编解码方式，下面来简单介绍一下。 外码编解码：RS码是一类有很强纠错能力的多进制BCH码，也是一类非常典型的代数几何码。图5是RS译码器的译码流程图。在数据输入开始时，数据同时送入一个数据缓冲模块和伴随式计算的模块，伴随式计算的结果进行求解关键方程，从而计算错误位 置多项式和错误多项式，最后，将计算结果与缓冲器输出的原始码字进行模2相加。
|
|
图5 RS译码器的译码流程图 内码编解码：卷积码是由Elias在1955年提出的。卷积编码的过程中，将一个码组中的个监督码与信息元的相关性从当前码组扩展到以前的若干段时刻码组，当译码时，不仅能从当前时刻收到的码组中提取出有用的译码信息，同时还可以从与监督码相关的各段码组中提取译码信息，无论从理论上还是实际上，都已经证明了卷积码的性能不仅比分组码好，而且在实现最佳和准最佳译码方面也比分组码容易[13]。 在编码理论发展的过程中出现了大量以序列为基础的译码方法，其中最为显著的是 A.J.Viterbi提出的维特比(Viterbi)算法，Viterbi算法的基本思想就是通过编码网格图并在其中搜索出一条路径，使其能够最接近实际的路径，这条路径叫做幸存路径。因此 Viterbi译码算法本质上是最大似然译码，它是逐步将网格图上不能成为最大似然路径者去除来搜索幸存路径[14]。如图6，在一个译码周期之内， 累加器组要完成128条支路的度量计算，同时比较器组要完成同一状态下路径距离值比较，并且将比较小的路径距离存入64个度量值寄存器。判决器将64个信息序列寄存器 中最小的对应的信息序列寄存器的译码结果输出。
图6 Viterbi译码器框图 交织：交织器实际上就是将输入数据序列中的码元进行重新排序得到交织序列的过程，交织器还是Turbo码系统中的重要组成部分之一，它的主要作用是用于减小校验码 |
|
元之间的相关性，从而在迭代译码过程中使误码率降低[15]。
FPGA／CPLD、DSP和CPU是目前硬件设计研究的热点[16]。在以往的数字信号处理实现中，大多都采用ASIC和DSP，但这两类器件都有各自的缺陷。ASIC虽然处理速度快，但是开发成本高、并且内部功能不可改变，这样容易造成系统的可重构性差；而DSP可以通过更改软件来改变其功能，并且重构性好，但是它的数据处理速度慢，已经逐渐不能满足越来越高的信号处理速度的要求。 20世纪90年代以来，微电子技术发展惊人，其工艺水平已经达到深亚微米级，在一个芯片上可集成数百万乃至上千万只晶体管，从而可以开发出规模更大、信息容量更大和速度更快的芯片系统，这促进了电子设计自动化(EDA)技术的快速发展。FPGA的出现就是超大规模数字集成电路技术和计算机辅助设计技术发展的结果[17]。 与传统的设计方法相比，FPGA具有许多优点，例如功能强大，设计周期短，保密性能好，可反复编程修改，开发工具智能化等，软件无线电可编程能力强，易于升级的特点得到了充分的体现。使用FPGA取代或部分取代专用ASIC芯片可提高系统的通用性和灵活性。FPGA允许设计者利用基于计算机的开发平台进行系统设计输入、仿真、测试和校验，从而达到预期设计的结果。FPGA可以看作是介于ASIC和DSP之间的一种实现手段，它既具有ASIC的高速处理能力，又拥有很好的可重构性能，而且开发成本低，开发周期短，优势十分明显[18]。 FPGA的结构一般分为三部分：可编程逻辑块、可编程内部连线和可编程I/O模块[19]。 世界上主要的FPGA生产商是美国Altera公司和Xilinx公司[20]。它的可编程特性带来了电路设计的灵活性，缩短了产品的“time to market”[21]。近年来，FPGA工艺发展迅猛，FPGA的工作频率不断地提高，处理能力增强。随着大规模可编程逻辑器件的发展，系统的设计进入了“片上可编程系统(SOPC)”新纪元，越来越多的新型FPGA内嵌CPU或者DSP内核，支持软硬件协同设计。芯片的发展趋势是高密度、低功耗和低压，国际各大公司都在积极扩充其IPcore库，以更优化的资源满足用户的需求从而扩大市场。随着这种快速发展的趋势，FPGA已经成为软件无线电数字信号处理的一种极为有效的实现平台。 |
|
【总结】 FPGA的时钟延迟可达到纳秒级，结合其并行工作方式，在超高速、实时测控方面都有着非常广阔的应用前景。 |
|
【参考文献】
2005 [3] John G．Proakis．数字通信．第四版．北京：电子工业出版社，2003 [4] 杨小牛，楼才义，徐建良．软件无线电原理与应用．北京：电子工业出版社，2001 [5] 曹志刚、钱亚生．现代通信原理．北京：清华大学出版社,1992 [6] 王颖．数字通信系统中频偏估计技术的研究．工学硕士学位论文．南京：南京理工大学．2011 [7] 苏凯雄，郭里婷．数字卫星电视接收技术．北京：人民邮电出版社，2002 [8] 隋德良．QPSK中频全数字解调器的设计与FPGA实现．工学硕士学位论文．南京：南京理工大学．2010 [9] EDA先锋作室．AlteraFPGACPLD设计(高级篇)．北京：人民邮电出版社，2005 [10] Acha V，Carrasco R.A．A new digital implementation of quadrature-quadrature phase shift keying．Telecommunications，1991：29-34 [11] U．Mengali and A．N．D．Andrea．Synchronization Techniques for Digital Receivers．New York：Plenum，1997 [12] Jesoph Mitola．Software RadioArchitecture．IEEE Communications Magzine．1995 [13] Lin and D．J．Costello．差错控制编码基础和应用．北京：人民邮电出版社，1981 |
|
[14] Shuji Kubota Shuzo Kato．Novel Viterbi Decoder VLSI Implementation and its Performance．．IEEE Transactions On Communications，1993，41(81） [15] 白宝明，马啸，王新梅．随机交织器的设计与实现．通信学报，2000，21(6)：6～11 [16] 刘营．基于DSP的视频采集系统研究与实现．工学硕士学位论文．哈尔滨：哈尔滨工程大学．2007 [17] 缪日坤，王诚，吴继华，范丽珍．Altera FPGA／CPLD设计．北京：人民邮电出版社，2005 [18] Uwe Meyer-Baese．数字信号处理的FPGA实现．北京：清华大学出版社，2006 [19] 李家星．嵌入式系统和FPGA的总线控制器的设计实现．北京：微计算机信息，2007 [20] 于枫等．ALTERA可编程逻辑器件应用技术．北京：北京科学出版社，2004 [21] 朱明程．Xilinx数字系统现场集成技术．南京：东南大学出版社，2001 |
