频率合成器是射频系统的重要组成单元之一，几乎每个射频和微波系统都需要频率合成器，频率源可以为电子系统提供时钟基准，常被视为系统的心跳，随着雷达、通信、测控、导航等技术的发展，已成为现代通信等领域不可缺少的一部分。频率合成器电路作为通信系统的核心部件，为通信系统中的收发机提供本振信号[1]。此外，频率合成器也为雷达、电子对抗以及卫星通信设备提供必不可少的本振或时钟信号[2]。频率合成器作为一种频率转换装置，能够合成所需的频率信号供给系统使用，合成信号的精度、范围、分辨率等指标与系统的工作质量息息相关[3]，这些性能指标是集成电路研究的热点。电子通信业的不断进步对频率合成器的频率带宽、频谱精度、频率稳定度、相位噪声、杂散等指标的要求越来越高，因此，研制出宽频率范围、高分辨率、低相噪、快速频率转换特性的频率合成器具有十分重要的意义[4]。频率合成技术的发展可以直接反映出射频、微波等领域的前沿趋势，是驱动射频、微波等系统不断发展的强大动力。世界各国都十分重视频率合成器的开发，对这一领域的研究投入无论是对民生还是国防都有着极其重要的影响[5]。
频率合成器的工作原理是以一个或多个基准频率作为参考，在内部进行四则运算（加、减、乘、除），产生有同样稳定度和精确度的输出频率。频率合成器的研究应用开始于上个世纪30年代，并经过长时间的发展，从直接模拟频率合成器到锁相环式（PLL）频率合成器、直接数字频率合成器（DDS）和PLL与DDS混合的频率合成器。 直接模拟频率合成技术是一种早期的频率合成技术，它用一个或几个参考频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和滤波等处理产生大量的离散频率。这种方法的优点是频率转换时间短、相位噪声低，但由于采用大量的混频、分频、倍频和滤波等途径，使频率合成器的体积大、成本高、结构复杂、容易产生杂散分量且难于抑制。此方法完全由硬件电路实现，跳频时间取决于器件的跳变速度，杂散取决于滤波器的性能，相位噪声取决于参考频率源的质量[6]。 |
锁相环频率合成技术是利用具有相位负反馈作用的电路（主要由数字鉴相器、环路滤波器、压控振荡器、固定分频器和程序分频器组成），工作过程大致是：通过鉴相器对输入信号与环路反馈信号进行相位比较，使输出与输入的参考信号的相位相同，控制压控振荡器产生所需频率信号[7]，环路滤波器能过滤掉高频分量及噪声，平滑鉴相器的输出电压，增加系统的稳定性。锁相环频率合成器具有电路简单，便于集成，性能稳定等优点。
直接数字频率合成器是将数字处理理论与方法引入频率合成的一项新技术，DDS把一系列数字量形式的信号通过数/模转换器转换成模拟量形式的信号。DDS的具体工作过程是每来一个时钟脉冲，N位加法器将频率控制字K与N位累加寄存器输出的累加相位数据相加，并把相加后的结果送至累加寄存器的输入端。累加寄存器一方面将上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，使加法器在下一时钟的作用下继续与频率控制字K相加;另一方面将这个值作为取样地址送入幅度/相位转换电路，幅度/相位转换电路根据这个地址输出相应的波形数据。最后经D/A转换器和 LPF将波形数据转换成所需要的模拟波形DDS 技术特点是变频快、可编程、信号相位连续且输出信号功耗小和集成度高[8]。全数字结构的DDS不足在于输出频率有所限制、输出杂散较大，是限制其发展的主要问题[9]。
三、锁相频率合成器的国内外发展状况
1932年，H.de Bellescize 提出同步检波理论[10]，首次对锁相环路进行了描述。1947年，锁相环路在电视接收机水平扫横行同步装置中得到应用，用于抑制噪声杂波。第二次世界大战期间，各种武器的发展对锁相环提了更多要求，也因此促进了锁相环的发展。到了70年代，随着集成电路技术的发展，逐渐出现了集成的环路部件，通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低，使用简便的多功能组件，这就为锁相技术在更为广阔的领域应用提供了条件[11]。
2009年，杭州浙江大学的 Xiang Gao提出了低抖动亚采样锁相环，首先分析锁相环的带内噪声贡献主要来自鉴相器（Phase Detector，PD）和电荷泵(CP)的噪声[12]。2010年，乌尔姆大学的 Sabbir A. Osmany 等人采用 0.25 um SiGe BiCMOS工艺设计出了一个可应用在收发机中的高频宽带频率综合器[13]。2016 年，Tino Copani 等人采用 SiGe BiCMOS 工艺设计了一款 2~16GHz 的小数分频锁相环频率综合器[14]。
频率合成器在国外已经发展得比较成熟, 形成了各种类型的锁相式整数频率合成器、锁相式分数频率合成器、直接数字频率合成器、双环或多环锁相式频率合成器、DDS与PLL混合式频率合成器等完整系列品种, 满足了通信、数字电视等领域的需要，形成了巨大的频率合成器市场[15]。生产频率合成器的厂商主要有美国的国家半导体公司、Peregrine 公司、AD 公司、Qualcomm 公司、加拿大的 Zarlink 公司等。
频率合成器芯片开发的技术难度大，国内开展单片频率合成器研究开发
的单位较少，主要有华润微电子公司（CSCIXXXX 系列）、中电 24 所（SB3XXX
系列），产品类型均为国外型号的仿研仿制，受制于基础工业工艺水平的限制，各
项技术指标相比较国外产品没有大的突破，经济性方面也缺乏优势[16]。
成器、锁相式分数频率合成器、直接数字频率合成器、双环或多环锁相式频率合成器、DDS与PLL混合式频率合成器等完整系列品种, 满足了通信、数字电视等领域的需要，形成了巨大的频率合成器市场[15]。生产频率合成器的厂商主要有美国的国家半导体公司、Peregrine 公司、AD 公司、Qualcomm 公司、加拿大的 Zarlink 公司等。频率合成器芯片开发的技术难度大，国内开展单片频率合成器研究开发的单位较少，主要有华润微电子公司（CSCIXXXX 系列）、中电 24 所（SB3XXX系列），产品类型均为国外型号的仿研仿制，受制于基础工业工艺水平的限制，各项技术指标相比较国外产品没有大的突破，经济性方面也缺乏优势[16]。
总体来看,各种各样的频率合成器都在向着功耗更低、系统更稳定、集成度更高、噪声更低的方向发展。
参考文献：
[1] 邵金柱. 一种低相位噪声频率合成器的设计[D]. 上海交通大学.
[2] 李占国. 8~18GHz 宽带微波频率源模块研究[D]. 电子科技大学.
[3] 侯兴江. 24GHz FMCW 雷达收发机中分数分频频率综合器的研究与设计[D]. 复旦大学, 2014.
[4] 戚群. 雷达目标模拟器的数字化关键技术研究[D]. 长春理工大学. 2017.
[5] 杨卫鹏. 基于DDS和PLL技术的S波段低相噪频率合成器设计[D].中北大学,2018.
[6] 王洪英. 基于驱动车载系统本振的设计[D]. 电子科技大学, 2011.
[7] 王昊, 沙莎. 高频快速锁相源设计[J]. 长春理工大学学报, 2014, 37(06): 59-61.
[8] 苏婕. 短波数字接收机频率合成器的设计和实现[D]. 上海师范大学, 2015.
[9] S.R.Al-Araji, Z.M.Hussain, M.A. Al-qutayri. Digital Phase Lock Loops[J]. Dordrecht Springer, 2006: 15-16.
[10] 陈邦媛. 射频通信电路. 北京: 科学出版社, 2002
[11] 张涛. 锁相环频率合成器建模、设计与实现[D].华中科技大学,2006.
[12] Gao X, Klumperink E A M, Bohsali M, et al. A Low Noise Sub-Sampling PLL in Which Divider Noise is Eliminated and PD/CP Noise is Not Multiplied by, N2 [J]. IEEE Journal of Solid-State Circuits, 2009, 44(12):3253-3263.
[13] Osmany S A, Herzel F, Scheytt J C. An Integrated 0.6–4.6 GHz, 5–7 GHz, 10–14 GHz, and 20–28 GHz Frequency Synthesizer for Software-Defined Radio Applications[J]. IEEE Journal of Solid-State Circuits, 2010, 45(9):0-1668.
[14] Copani T, Asero C, Colombo M, et al. 2.4 A 2-to-16GHz BiCMOS Delta;Sigma; fractional-N PLL synthesizer with integrated VCOs and frequency doubler for wireless backhaul applications[C]// 2016 IEEE International Solid-State Circuits Conference (ISSCC). IEEE, 2016.
|
[15]万天才.频率合成器技术发展动态[J].微电子学,2004(04):366-370 376.[16]高立俊. 宽带高速频率合成器的设计与实现[D].电子科技大学,2018 |
