基于FPGA的出租车计价器的设计开题报告

1. 研究目的与意义

随着计算机技术的发展，传统的cad电子技术已经不能满足日新月异且复杂的电子电路设计。

取而代之的是在cad技术基础上诞生的eda技术，即计算机的电子设计自动化技术。

随着eda技术的发展，大规模可编程逻辑器件fpga越来越受到大家的青睐，使用fpga可编程逻辑器件作为控制芯片，利用vhdl语言对出租车计价器进行了描述与仿真，并对各个模块进行了设计，使得计价器逻辑电路上规模变小，减小了硬件消耗的同时，速度更快，能够更好地满足于市场的要求。

2. 国内外研究现状分析

传统的fpga出租车计价器一般由时钟模块、计时模块、计程模块、计程计时选通模块、自动计费模块、统计模块、译码显示模块等几个主要部分组成。

其中，时钟模块：对标准时钟(1hz)进行分频计数，得到分和小时，有调节和计时两种模式；计时模块：当速度低于设定值时，对时间进行计数；计程模块：当速度高于设定值时，对车轮传感器送来的脉冲进行计数；计程计时选通模块：根据速度比较器的输出信号，对计程信号和计时信号进行选择，输出给自动计费模块；自动计费模块：其是计价器的核心模块，主要完成时间和路程的总费用的计算；统计模块：用来统计所接总乘客数和总营运额；译码显示模块：包括bcd译码和选通显示两部分，显示时间、价格和里程，当前生意显示与统计显示可以切换显示。

最近几年出租车行业发展迅速，在全国有几千家出租车公司，出租车计费器的市场非常庞大。

3. 研究的基本内容与计划

研究内容：整个系统采用模块化的设计思想，共分为6个模块，分别为分频模块(div，divl)、计程模块(distancemokuai)、计时模块(timemokuai)、控制模块(contr01)、计费模块(feemokuai)、数码管显示模块(scanled)。每个模块用硬件描述语言Verilog编写，在QuartusII环境下对每个底层模块进行编译、仿真，然后再将各个模块连接起来，图形法逐级形成顶层模块采用FPGA微处理器，以硬件描述语言为依托，通过模块化设计。

研究计划：

4. 研究创新点

对传统fpga计价器系统的改进 传统的fpga出租车计价器与mcu计价器相比，其设计方法简洁多变，产品升级较容易。

但其仍需要重新下载程序进行升级。

本文在传统的fpga出租车计价器的基础上，进行了进一步优化设计，增加了计价标准设定模块。