ADC采样保持运算放大器的设计任务书

1. 毕业设计（论文）的内容和要求

运用于ADC采样保持电路的折叠式共源共栅放大器。

实现了运算放大器稳定的功能，主运放的环路增益带宽为 90MHz左右，直流增益为A =90dB左右，相位裕度为 50左右的指标。

2. 实验内容和要求

任务内容:（1）研究课题研究的背景和意义。

（2）了解基本理论知识，重点分析采样保持电路的性能指标和结构选择。

（3）放大电路的设计与实现，首先给出采样保持电路的总体图，然后对电路各个模块分别进行电路得搭建。

3. 参考文献

[1] 朱樟明,杨银堂等.新型采样/保持电路的设计研究[j].微电子学，2004, 34(3):298-301.

[2] 王照钢,陈诚,任俊彦,许俊.一种低电压高精度125mhz采样/保持电路[j].微电子学,2004, 34(3):306-309.

[3] 何朝辉，陈后鹏，戎蒙恬.采样保持电路中的一种增益误差自校正方法[j].上海交通大学学报,2004, 38(5):733-737.

4. 毕业设计（论文）计划

第一阶段 收集、查阅与设计相关的资料，进行毕业设计的初步写作（3月份）第二阶段 通过实验测量数据（3月份－4月上旬）第三阶段 修改设计报告初稿（4月中旬）第四阶段 最终定稿, 准备答辩材料，参加论文答辩（5月上旬）