使用FPGA和模糊逻辑的新型智能实时位置跟踪系统外文翻译资料

英语原文共 13 页，剩余内容已隐藏，支付完成后下载完整资料

使用FPGA和模糊逻辑的新型智能实时位置跟踪系统

Marco P. Soares dos Santos n，J.A.F。

机械技术与自动化中心（TEMA），阿威罗大学机械工程系，圣地亚哥大学，3810-193葡萄牙阿威罗

文章历史：

收到2013年3月20日修订后收到2013年9月3日接受2013年9月4日

在线提供2013年10月7日本文件由Ahmad B. Rad教授推荐出版。

关键词：

自动化

现场可编程门阵列模糊逻辑

实时控制系统气动

位置tra

摘要

本文的主要目的是测试FPGA是否能够实现比基于软件的实时平台更好的位置跟踪性能。 为了比较的目的，在这些结构中实现相同的控制器设计。 在Xilinx Virtex-II FPGA（XC2v1000）和软实时平台NI CompactRIOs 9002中实现了多状态模糊逻辑控制器（FLC）。在试验中使用了相同的采样时间。 使用伺服气动致动系统进行比较试验。 当控制器嵌入FPGA平台时，对于6.2 kg质量的任意垂直定位，达到低于4mu;m的稳态误差。 在稳态误差方面，性能增益高达16倍，在基于软件的FLC控制器中使用基于FPGA的控制器，在过冲中达到27倍，在建立时间中达到19.5倍。

1. 引言

1.1问题的性质

在控制实践的范围内，FPGA主要用于控制电动机，驱动器或转换器。关于FPGA芯片中专家算法的硬件实现，为了控制伺服气动系统，只有一个参考文献。还没有报道关于在伺服气动致动中基于硬件和基于软件的实时（RT）控制架构所实现的性能之间的比较的相关研究。只有两个初步研究发现使用FPGA的数字信号处理器（DSP）的性能增益：一个用于单相PWM逆变器控制和另一个用于实时成像处理。 Monmasson和Cirstea 审查了已经应用于工业控制问题的FPGA设计方法，但没有量化使用FPGA和其他平台之间的性能差异。与基于软件的体系结构相关的FPGA使用领域没有明确规定。此外，控制性能的优化是通过将控制算法分为硬件部分（HW）和软件部分（SW）进行的。没有对执行复杂控制算法的每个控制体系结构的真正潜力的清楚理解，不可能设计有效的硬件 - 软件实时实施方法。由于工业控制系统的性能要求越来越高，对这些平台的性能成就的了解对于工业自动化工程和研究问题至关重要。

1.2背景

FPGA是用作用户可编程专用集成电路（ASIC）的硬件设备。他们能够处理复杂的工程问题，其特点是：

（a）并行处理; （b）低成本，包括升级和实施冗余方法; （c）高数据吞吐量;

（d）高可重构性; （e）高重复性; （f）大带宽; （g）高柔性; （h）开放式建筑; （i）与其他控制架构有关的低比率设计时间/性能;

（j）高设计便携性; （k）平台独立性; （l）易于集成; （m）高架构效率; （n）广泛的商业发展和支持;和（o）低功耗。自动生成高效灵活的硬件描述配置的软件工具的可用性也为重新配置过程带来了便利。此外，FPGA设计已经可以建模，模拟和验证，以及实现快速原型工具。它们被应用于许多工程领域，例如网络处理，调制系统，识别系统，监控系统，机器人，图像分析，语音识别，模拟或电力电子。专家算法也被设计为在FPGA上运行，例如模糊逻辑，人工神经网络，蚁群优化，粒子群优化和预测机制。

标准的基于SW的控制平台，例如DSP和微处理器，仍然是进行控制操作的首选。用于基于SW的系统的开发和配置工具比基于FPGA的系统的开发和配置工具更多，以及可用的信息和培训课程的数量。与FPGA相比，SW架构的主要缺点是：（a）更长的采样时间; （b）成本较高，包括实施冗余方法; （c）任务的顺序处理; （d）发生系统故障的较高概率; （e）用于所有所需任务的RT执行的更多资源，诸如用于任务同步和调度的更复杂的存储器资源和RT内核架构; （f）难以在硬件上执行修改;和（g）缺乏设计可移植性。基于SW的架构的这些典型缺点使得它们易于被低成本且易于重新配置的HW平台所替代。

FPGA是可编程的器件，适用于硬RT系统的设计。他们还强调了超过标准的基于软件的硬RT系统的重要优势。关于基于HW的硬RT FPGA，市售的基于SW的硬RT架构：（a）更昂贵; （b）程序更复杂; （c）需要较长的设计时间; （d）具有较长的采样时间; （e）没有设计可移植性; （f）在RT架构的设计中需要专家开发人员。开源的基于SW的硬RT体系结构，例如用于Linux内核的RTLinux ，是一个容易获得的选项。专家设计师需要执行甚至很少的定制，并且整体RT架构的设计变成相当困难和耗时的任务，因为这些架构的配置是复杂的。由于FPGA的可重构性和较短的设计时间，FPGA也可以替代其他类型的ASIC 。 1.3大纲

在这个介绍部分后，第2节描述：（a）实验设置; （b）在实验性能分析中使用的HW和SW平台; （c）整体控制系统的设计方法。 第3节详细介绍了基于FPGA和SW的控制系统的设计和参数化，以及用于评估位置跟踪性能的控制算法。 实验结果和讨论分别在第4节和第5节中介绍。论文的主要结论报告在第6节。

1. 材料与方法

2.1实验装置

图1示出了伺服 - 气动机械的机械装置和仪器。 它是一种一度自由的机器组成：

使用长度为200mm，直径为80mm的双效气动气缸（Festo CRDNGS 80-200-PPV-A）

这确保在6巴下3016N;

气动伺服阀（Festo MPYE-5-1 / 8-HF-010-B），标称流量为700 l / min，带宽为100 Hz，控制气缸的阀芯位置;

光学线性刻度（Fagor SV-B220），分辨率为1mu;m，用于测量气缸的阀芯位置。

图1 伺服气动机械的机械装置

2.2硬件和软件平台

该研究用National Instruments（NI）cRIOs平台进行，其由以下组成：（1）软RT系统NI cRIO-9002; （2）可重构机箱NI cRIO-9101，包括Xilinx Virtex-II FPGA（XC2v1000）; （3）用于执行输入/输出（I / O）操作的数字输入NI cRIO-9411和16位模拟输出NI cRIO-9263。

• • 1. NI cRIO-9002

NI cRIO-9002具有工业195 MHz Pentium级处理器，可执行分布式和可定制的实时应用。 由32 MB DRAM和64 MB硬（存储）存储器组成，通过网络的编程式通信可使用其100 Mb / s以太网连接。 使用1 kHz时钟并通过LabVIEW软RT操作系统（RTOS Phar Lap ETS 10.1），可以开发多线程嵌入式RT应用程序

• • 1. NI cRIO-9101

NI cRIO-9101包含一个40 MHz Xilinx Virtex-II FPGA（XC2v1000），具有一百万个门，40 32阵列，10240 LUT和720 Kb RAM，以实现并行，可定制和灵活的硬件实现。 本地PCI总线连接在RIO FPGA和软RT处理器之间提供高达100 KB / s的数据传输速率。 借助LabVIEW 8.0，cRIO-9101平台通过本地网络确保数据传输速率高达2 KB / s。

2.2.3开发软件平台

整个控制系统软件使用LabVIEW 8.0专业开发系统，LabVIEW Real-Time 8.0和LabVIEW FPGA 8.0模块实现。

2.3整体控制系统

考虑到实验设置和硬件平台不详细，整体控制系统根据图2实现。

图2 整体控制系统

2.4通过HW-SW共同设计进行性能比较

本研究使用HW-SW共设计方法进行。根据图3，实现了FPGA和cRIO-9002之间的任务的三维模块化分布。 FPGA设备被编程为cRIO-9002的从设备，并且这又被编程为PC的从设备，即用户命令的从设备。这种关系主 - 从属仅存在于新的用户命令下以及在控制系统的启动和关闭操作中，根据图1所示的Petri网（PN）。它调制三个程序层之间的交互（P1frac14;{0P，1P}，P2frac14;{0P，1P}，P3frac14;{0P，1P}，P4 = {0P，1P}，P5 = {0P，1P}，P6 = {0P，1P}，P7 = {0P，1P}，P8 = {0P，1P，2P}。其初始状态为iPfrac14;[1P 0P 0P 0P 0P 1P 0P 2P] T（sP是状态矢量的整体控制系统; s是状态）。启动控制系统后，无论控制跟踪顺序如何，PC，cRIO-9002和cRIO-9101平台都会自动运行，直到发生切换控制系统的事件。此方法确保基于HW和基于SW的例程自主运行PC的任何状态。

图3 控制架构

1. 计算

3.1基于FPGA和基于SW的控制系统

在本节中，考虑以下命名法：s - 整个控制系统的状态; eth;s1sTHORN; - 前一状态; sC - cRIO执行的任务集; sF - FPGA执行的任务集; Xi; - 整个控制系统的状态集合; sBP - 启动cRIO操作; sBC - 启动FPGA中的操作; sMP - cRIO和PC之间的通信; sMF - cRIO和FPGA之间的通信; sFC - 对cRIO的跟踪控制操作; sFF - FPGA上的跟踪控制操作; sDC - 数据存储到cRIO中; sDP - 数据存储到PC中; sTC - cRIO在s中的轨迹生成; sTF - FPGA中的轨迹生成; sSC - 调度操作; sIO - 读/写操作; sCP - 控制命令顺序s; sGP - 在PC上的本地图形操作; sGC - 互联网图形化操作; sLP - 关断操作; sCS - 整个系统操作; nB- sBP和sBC的逻辑状态n; nP - sP的逻辑状态n; gP - PC中的本地图形操作; dP - 控制数据变量存储在PC上; c - 控制命令命令; gI - 互联网图形操作; tt - 轨迹生成; dC - 控制数据变量，存储在cRIO上; mP - cRIO和PC之间的通信; mF - cRIO和FPGA之间的通信; yF - 基于FPGA的控制器输出; yC - 基于SW的控制器输出; pj-I / O操作; k - 在cRIO中执行的任务。

图4 PN与控制系统的主 - 从关系的调制（T-转换; P-位置; BCS-控制系统的启动; DPT-部署; IM-立即; TCS-关闭控制系统; TPC-转向 关闭PC）

3.1.1 HW-SW共设计用于基于FPGA的位置跟踪控制

在图1所示的HW-SW共同设计中设计了基于FPGA的位置跟踪控制器。 执行了几个任务来执行此配置，如表1所示。令rho;是基于两个元素的集合的布尔代数。 等式 （2）和（3）对在PN调制中发现的每个状态中由总体控制系统执行的任务之间的相互作用进行建模：

图5 HW-SW共设计用于实现基于FPGA的控制器

控制回路的采样周期固定为1ms。 FPGA中的任务由于其高性能并行处理而没有抖动。 表2显示了FPGA（其中已包括基于硬件的FLC）的总体操作实现的综合报告。

3.1.2 HW-SW共设计用于基于SW的位置跟踪控制

基于SW的位置跟踪控制器根据图6所示的HW-SW共同设计来实现。 任务的分配按表3执行。 （9）和（10）对整个控制系统的每个状态中的任务之间的交互进行建模

cRIO-9002的调度算法在相同优先级的线程之间执行轮询调度。 考虑到cRIO-9002的1 kHz的有限时钟速率和数据传输

图6 HW-SW共设计用于实现基于SW的控制器

FPGA和cRIO-9002之间以及cRIO-9002和PC之间的速率，表4和表5显示了在基于SW和基于FPGA的配置中使用的任务约束，它们使抖动最小化。 “控制操作”任务的绝对释放抖动（ARJ）为2 ms。

3.2基于FPGA和基于SW的模糊逻辑控制器

多状态比例和积分FLC（FLC PI）控制器被设计为在基于SW的RT系统和基于FPGA的平台中运行。 该控制器被设计和参数化以实现比文献中预先给出的更好的性能。 它通过两个单输入单输出FLC对过去和当前的误差值应用非线性函数：定义比例误差动作的比例FLC（FLC P）和定义比例误差动作的积分FLC（FLC I） 以控制积分误差。 前者被开发以提供与误差幅度成比例的总体控制动作，以及确保快速响应。 后者被开发以通过低频补偿将稳态误差降低至1mu;m。 FLC P控制器通过参数化实现：

图7 FLP P控制器的成员功能。 语言变量：PL - “积极大”; PM - “正中”; PS - “正小”; Z - “零”; NS - “负小”;NM - “Negative Medium”; NL - “负大”。

1. 五个三角隶属函数和两个梯形隶属函数，用于为输入误差设计七个模糊集

   剩余内容已隐藏，支付完成后下载完整资料

   ---

   资料编号：[138490]，资料为PDF文档或Word文档，PDF文档可免费转换为Word