文 献 综 述
摘要：
本文讲述利用多核DSP ( TI的TMS320C6678 )实现大尺寸单精度浮点FFT运算的原理和方法，及其较于传统单核DSP应用的优势，以此总结多核DSP芯片的算法实现的基本方法以及设计步骤。首先是将一维的FFT算法转换为二维的并行FFT算法，并通过matlab仿真来验证算法的正确性，与系统库函数的计算结果做比较看是否存在误差，然后将经过验证的并行算法改写成DSP程序在TMS320C6678上运行仿真，多核充分运用DSP的数学计算能力，可以提高算法的实时性，最终比较输出结果归纳得到结论。
关键词： VLFFT﹑并行算法﹑多核DSP﹑核间通讯﹑CCS5﹑matlab
正文：
1 研究背景
随着现在对数据处理速度和精度要求的不断提高，高效地处理大量的数据成为一种趋势，大尺寸FFT的计算是其中的一种表现。TMS320C6678可以配置不同的内核参与计算，并且可以计算以下尺寸的FFT：16K，32K，64K，128K，256K，512K，1024K。它能够通过把计算任务分配给不同的内核，充分运用DSP的数学计算能力，来实现运算的最优效果，提高算法实时性，缩短运算时间。
2 VLFFT原理
2.1 VLFFT原理
按时间抽取FFT的算法是把一维的非常大尺寸的FFT计算转换为二维的FFT计算的。把需要输入的数据放在外部存储器DDR上，把需要计算的原始数据分配给不同的DSP内核，在内核中计算，再把数据输出到外部存储器。对于内存中非常大的一个数组（共有N个数据），将N分解成N1times;N2的数据块，把一维FFT变成二维FFT计算，可以采取以下步骤：
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
