用动态细晶粒偏压减小参数变化外文翻译资料

英语原文共 13 页，剩余内容已隐藏，支付完成后下载完整资料

用动态细晶粒偏压减小参数变化

摘要

参数变化对处理器的频率和泄漏功率是不利的。一种提出来缓解它的技术是细晶粒偏压（FGBB），其中处理器芯片的不同部分被给予改变其晶体管的速度和泄漏特性的电压偏置。 该技术已经被提出用于静态应用，其中偏置电压在制造时被编程用于最坏情况条件。

在本文中，我们介绍动态FGBB（D-FGBB），其中允许连续重新评估偏置电压以适应动态条件。我们的研究结果表明D-FGBB是非常通用和有效的。具体来说，在固定频率下，D-FGBB降低泄漏功率的芯片平均比静态FGBB高出28-42％。或者，处理器工作在高性能模式，D-FGBB将处理器频率提高一个平均值的7-9％相比静态FGBB - 或7-16％相比没有体偏置。 最后，我们还显示D-FGBB可以是协同 - 结合动态电压和频率调节（DVFS），创造了一种有效的手段来管理权力。

1. 介绍

由于高性能处理器超越45nm技术，设计人员面临着参数变化的主要障碍，即过程，电压和温度（PVT）[2]与标称规格的偏差。 变化使得设计处理器更困难，因为它们必须在一系列参数值下工作。

变化是由几个基本效应引起的。 工艺变化是由于不能在小特征技术中精确控制制造过程造成的。 它是系统效应（例如，光刻透镜像差）和随机效应（例如，掺杂剂密度波动）的组合。 电压变化可以由供电分配网络中的IR压降或在变化负载下的L dI / dtnoise引起。 最后，温度变化主要归因于处理器的不同水平的活动。 随着技术扩展到微小尺寸，所有这些变化变得更难以忍受。

经历变化的关键工艺参数是跨阈值电压（V_th）.V_th中的变化直接影响处理器的两个主要性能，即其达到的频率和其耗散的泄漏功率。 此外，V_th也是温度的函数，这增加了其变异性[42]。

最近提出的一种用于减小V _in变化的技术是细粒子偏移（FGBB）[45]。 FGBB将不同的身体偏置应用于芯片的不同部分，我们称之为单元。体偏置是施加在晶体管的源极支路和其衬底之间的电压，有效地改变晶体管的V th [42]。 根据施加的电压的极性，V th增大或减小。 如果它增加，晶体管变得无泄漏和更慢; 如果它减小，晶体管变得泄漏和更快。 通过用慢晶体管减小单元中的V th增加泄漏晶体管的单元中的V th，我们减小管芯内的变化并获得芯片的更好的频率泄漏操作。

以前的工作已经提出在制造时间内确定体偏置电压并且将其永久地设置为芯片的寿命。 这意味着必须根据最坏情况温度以及延迟条件来选择偏置电压的最佳值。 这导致过度保守的配置。 在实践中，处理器通常不在最坏情况下运行温度和延迟条件。 为了利用这一点，我们建议动态地连续调整身体偏倚，适应操作条件的变化。 我们称之为动态FGBB（D-FGBB）。

本文的主要贡献是介绍和评价D-FGBB。 我们显示D-FGBB是非常多才多艺和显着比S-FGBB更有效。 具体来说，D-FGBB在固定频率下以正常模式工作，年龄功率的芯片平均比静态平均为28-42％FGBB - 更高的储蓄对应于更多的情况每个芯片的体偏置单元。 或者，在高性能模式下，D-FGBB增加了处理器频率平均为7-9％，相比静态FGBB或 -7-16％，相比没有身体偏置。 我们还显示D-FGBB可以补充动态电压缩放（DVS），并且它可以缩放当与动态电压和频率缩放组合时（DVFS）。

本文的第二个贡献是开发一个新的，芯片内V th变化的参数化模型。 我们用它模型批处理器芯片的变化和估计D-FGBB的有效性。

本文组织如下。 第2节，地面; 第3节介绍我们的V th变异模型; 第4节 产生D-FGBB; 第5节选择体偏置单元; 第6节和7评价D-FGBB; 第8节讨论相关工作。

1. 背景

工艺变化可以是管芯到管芯（D2D）或管芯（WID）内。我们专注于后者，为微阵列提供更多的机会，结构解决方案。 如果需要，D2D变化可以通过向WID变化添加码片宽度偏移。 我们还考虑温度（T）变化。 然而，在本文中，电压（V）变化超出我们的范围。 下面，我们回顾一下晶体管泄漏，栅极延迟和体偏置。

• 1. 晶体管泄漏和门延迟

亚阈值泄漏是主要泄漏源，给定采用高k栅介质材料。 以下模型对于晶体管的亚阈值泄漏基于HotLeakage [48]本身简化了完整的BSIM3 SPICE模型：

(1)

其中k和q是常数，eta;和V off是经验确定的参数。 从该等式，具有低V th的晶体管具有高I泄漏。 此外，随着T增加，晶体管迅速变得泄漏，这是因为I泄漏对T的依赖，并且因为V th随着T上升而下降[42]。

逆变器门的延迟由alpha;电源模型[36] ] as：

(2)

其中是晶体管的有效沟道长度，alpha;通常为1.3，mu;是作为T的函数的载流子的迁移率为mu;（T）alpha;T^-1.5。 随着V th减小，V-V_th增加并且门变得更快。 随着T增加，V th减小，结果，V-V_th（T）增加。 然而，mu;（T）减小[42]。 第二个因素占主导地位，当T较高时，门变得更慢。

2.2 体偏压

体偏压（BB）晶体管包括施加其源极或漏极和衬底之间的电压以改变其V th [24]。 在向导BB（FBB）中，电压极性使得V th减小，从而产生更快和更泄漏的晶体管。 在反向BB（RBB）中，V薄化，产生更慢，更少泄漏的晶体管。 BB可以使得芯片接收单个偏置电压或者在芯片的不同区域接收不同偏置电压的方式来应用 - 我们称为后者细粒度身体偏置（FGBB）。 我们用不同的偏置电压a Cell称为每个区域。

2.2.1体偏压和细晶粒偏压的使用

至少两个商用处理器使用BB，即Intel的Xscale [7]和Transmeta的Efficeon [10]。 两者都应用单个，芯片宽的BB。 Xscale在待机模式下使用RBB以减少泄漏.Efficeon上的细节较少，但似乎芯片使用BB来减少泄漏或提高频率。 此外，来自英特尔[46]的实验性80核心网络使用FGBB。具体来说，它使用FBB来增加活动模式下的频率，并使用RBB来节省空闲模式下的泄漏功率。

另一个提出的BB的使用是减少D2D过程变化[2,45]。 在制造之后，不同的模具来自不同频率的相同批处理并且泄漏不同的量。 将不同级别的芯片宽BB应用于不同的芯片 - RBB到高泄漏芯片，FBB到慢芯片 - 将芯片推入具有可接受的频率和泄漏的更均匀的操作区域。

其他工作侧重于使用FGBB来减轻WID变化[1,5,45]。 具体来说，Tschanz et al。 [45]实施FGBBon具有21个单元的测试芯片，每个单元包含一个关键路径和电路以确定单元的最佳BB。 具有缓慢的关键路径的单元使用FBB更快，而具有快速（和泄漏）关键路径的单元使得具有更少的RBB泄漏。 结果是WID的速度和泄漏变化减小。

2.2.2体偏压和细晶粒偏压的开销

在芯片中实现BB需要为电压增加电源线，并且包括确定和生成最佳BB电压的电路[24]。 此外，为了将NMOS应用于NMOS，制造工艺必须通过三阱工艺来增强[45]。 有三个开销需要考虑，即面积，功率和时间。

BB的面积开销由黑田和Saku-rai [24]检查，他们讨论各种电路应用BB。 控制BB的电路很简单，其面积开销估计为芯片面积的1％。 除此之外，还有为BB布线电源线的区域。 然而，Narendra et al。 [28]实现一个带有BB的路由器芯片，用于PMOS，它包含一个中心偏置发生器，24个局部偏置发生器分布在芯片中并具有自己的控制电路，以及所需的全局路由，并报告2％的全芯片面积开销。 类似地，在实验150nm FGBB芯片中，具有包含一个关键patheach的21个单元，Tschanz等人 [45]报告了由于FGBB为2-3％的总芯片面积开销。 此外，使用最近提出的方法（例如Chen和Gregg的[5]或Azizi和Najm的[1]）的BB电路的优化设计可以进一步减少面积开销。

应用和控制BB消耗一些静态和动态功率。 消耗的静态功率与面积成比例，因此小。 当BB电平变化时，动态功耗消耗充电和放电衬底电容，因为电流很小。 总的来说，根据黑田和樱井[24]，BB的功率开销和控制它的电路是芯片的功率的1％。

BB的定时开销也是可以忽略的。 Kuroda和Sakurai [24]提出了允许BB电压的大变化以1mu;s或10mu;s的量级发生的设计。 在本文中，当T变化时，我们只改变小电压的BB电压，这是ms的数量级。 此外，处理器在BB电压被调整时不停止。 最后，Narendra et al。 [28]报告说，BB电路的存在不会伤害他们的路由器芯片的频率。 因此，我们假设没有时序开销。

最后，使用代表细胞中的关键路径的电路确定要应用的BB的最佳量。 使用类似于在Razor [11]中使用的相位检测器的代表性电路，Tschanz等人 [45]确定该单元中的晶体管可以支持的频率。 基于它，设置BB应用于单元格。

1. 过程变化及其影响

WID过程变化受系统和随机效应的影响。 光刻和其他制造工艺的局限性引入了系统变化。 通常，这种变化表现出空间相关性，因此，附近的晶体管共享类似的系统参数值[12,30,39]。 另一方面，各种材料效应例如沟道的掺杂剂密度的改变和像线的光刻现象

图1：球面函数

图2：系统V_th变化图对于phi;= 0.5的芯片

图3：系统V_th变化图对于phi;= 0.1的芯片

的各种材料效应引入随机变化。 这种随机变化对于每个晶体管具有不同的分布。

从微体系结构的角度来看，V_th和相关参数L_eff的变化是至关重要的，因为它直接影响芯片的泄漏和频率。 在本节中，我们概述了这种变化的模型及其对芯片行为的影响。

• 1. 过程变异的模型

我们分别处理变化的系统和随机分量，因为每个分量都来自不同的物理现象。 如[38]中所述，我们将这些分量建模为正态分布，并假设它们的影响是加性的：

（3）

（4）

其中和是这些参数的标称值，并且是变化的系统和随机分量。

我们使用具有球面空间相关结构的多变量正态分布[32]来模拟系统变化[8]。 为此，我们用ntimes;m点的网格划分芯片。 每个网格表示V_th（和L _eff）的系统分量的值，其通常具有零平均值和标准偏差Delta;sys，其中后者对于V_th和L_eff是不同的。 这是在其他地方使用的一般方法[38]。

为了简单起见，我们假设空间相关是均匀的（位置无关）和各向同性（不取决于方向）。 这意味着，给定两点和在芯片上，它们的系统变化值的相关性仅取决于两者之间的欧几里德距离。和。 这些假设已在其他地方使用[47]。

假定位置无关性和各向同性，我们可以表示参数P的相关函数为corr（P（），P（））=rho;（r），r = | - |。 根据定义，rho;（0）= 1（即，完全相关）。 直观地，如果我们只考虑WID变化，rho;（infin;）= 0（即完全不相关）。

为了指定rho;（r）如何在极限之间变化，我们选择球面函数[8]。 该函数类似于弗里德伯格等人实验测量的相关函数。 [12]对于栅极长度的WID变化。 在球面函数中，如果rle;phi;，rho;（r）= 1-（3r /2phi;） （r /phi;）³ / 否则rho;（r）= 0。

图1绘制了函数rho;（r）。 晶体管的系统变化值与其紧邻的晶体管的系统变化值高度相关。 在小距离处，相关性随距离近似线性减小。 然后，它减慢得更慢。然后，它减少的更慢。在一个有限的距离，我们称phi;范围，函数收敛到零. 这意味着，在距离phi;处，在两个晶体管的值之间不再存在任何相关性。

在本文中，我们表示phi;作为芯片宽度的一部分。 大的phi;意味着芯片的大部分彼此相关; 相反对于小的phi;是真的。 作为说明，图2和图3分别示出了用于具有phi;= 0.5和phi;= 0.1的芯片的示例性系统V th变化图。 这些图是由R [33]的geoR统计软件包[35]生成的。 在phi;= 0.5的情况下，我们辨别大的空间特征，而在phi;= 0.1的情况下，特征较小。 没有任何相关性的分布（phi;= 0）表现为白噪声。

以前的ITRS报告[17]预计2006年设计目标的总L_eff变化的sigma;/mu;大约是V th的一半。 缺乏更好的数据，我们假设L_eff的sigma;_sys /mu;是V _th的sigma;_sys /mu;的一半。 此外，由于L _eff的系统变化导致V

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[139838]，资料为PDF文档或Word文档，PDF文档可免费转换为Word