基于Proteus的数字频率计的设计与仿真外文翻译资料

基于Proteus的数字频率计的设计与仿真

电子与信息，西安工程大学，西安，中国，710048，中国

关键词：Proteus；数字频率计；分频器；SJA1000；振荡器

摘要：为了精确而又快速地确定系统中每个模块的参数，选择Proteus作为仿真平台，在这种环境下设计电路原理，详细地描述了振荡器，分频器，整形电路，计数及解码IC电路的设计过程。通过分析确定每个设备的工作参数和模拟结果，结果表明，数字频率计的设计具有高精度、高可靠性的特点，它符合了设计的需求。

1简介

频率是在电子技术中最为基本的参数之一，它和其他许多电参数的测量方案和测量结果都有着非常紧密的关系。所以，频率测量变得非常重要，它已经被广泛应用于航天、电子、测量和控制等领域[1-4]。当进行电路设计是，通过模拟仿真可以提高设计效率，并且大大降低产品的开发成本。

如今，仿真软件MATLAB和MAX-plusⅡ都具有强大的仿真功能，但是在电子技术设计中，特别是在数字电路设计中，不仅仅需要去了解它们的实时信号，还要去分析多个输出信号的逻辑关系，因此选择Proteus作为仿真平台去设计频率计。它是一种由英国British Labcenter电子公司生产的EDA软件，它具有原理图编辑功能,其他EDA工具都具有的PCB自动布线或人工布线功能，它也还有一些非常适用于分析电子电路的虚拟仪器仪表，例如逻辑分析仪、计数计时仪、信号发生源等，其中逻辑分析仪可以同时观察16个波形，它的逻辑关系是非常清楚的[5-8]。另外，Proteus提供了一个图形显示功能，它可以以图表形式显示变化的信号，设计人员可以直接观察的到仿真结果。本文采用Proteus软件作为仿真平台设计了一个数字频率计，并对仿真结果进行了详细的分析。

1. 数字频率计原理

数字频率计由发振器、分频器、整形电路、计数解码IC电路构成。振荡电路产生频率信号，通过分频器我们可以得到0.5HZ的信号。在进行限制，放大，整形后，输出一个与所测信号频率相同的矩形脉冲信号，该信号当被测信号和控制信号通过一个与门产生，用以计数。该信号，锁存信号和复位信号仪器控制计数，锁存和复位的状态，然后通过数字显示设备显示数据。数字频率计原理图如图1所示。

图1 数字频率计原理图

1. 数字频率计设计与仿真

3.1振荡电路和分频电路

1. 振荡电路

振荡器是计时器的核心，振荡频率的稳定性和精确度决定了计时器的精确度[9-10]，使用IC555定时器和RC构成振荡器，其频率是500HZ，连接555的管脚6和管脚2构成理论上的施密特触发器，然后通过RC积分电路连接输入到输出上，但是这里会有一些实际上的问题。如果电容C1很大，而555内部的逻辑门的承载能力是有限的，它无法直接提供充放电的电流，因此，连接管脚7和R1得到一个反相器，因为管脚7和管脚3具有相同的逻辑关系，所以连接管脚7和施密特触发器的输入端，如此构成振荡器。为了得到可调的输出频率，使用一个可变电阻RV1，电路如图2所示。

电容通过R1，R2，RV1充电，所以充电时间如公式（1）。

T₁=（R₁ R₂ R_V1)C₂ln2 （1）

放电通过RV1，所以放电时间如公式（2）。

T₂=R_V1C₂ln2 （2）

振荡周期如公式（3）。

T=T₁ T₂=（R₁ R₂ 2R_V1)C₂ln2 （3）

振荡电路如图2所示。

图2 振荡电路

1. 分频电路

振荡器产生一个频率为500HZ的矩形波，采用分频器得到0.5HZ的计时器信号。74LS90是一个2-5-10进制叠加计数器，使用由三个74LS90构成的分频器可以将500HZ矩形脉冲分频为0.5HZ。首先，连接每一个74LS90成为十进制计数器，然后将三个74LS90在一起，构成一个分频器，电路原理图和仿真结果如图3所示。为了提高精度，使用一个1MHZ的晶振通过分频器的实际应用得到0.5HZ的信号。

图3分频电路

3.2计数译码和显示电路

由计数器，译码显示电路，控制电路和锁存电路共同组成总的电路。计数器和译码显示电路选择74LS90作为计数芯片，74LS90是2-5-10进制叠加计数器，首先连接每一个74LS90成为十进制计数器，接着连接4个74LS90一起成为一个计数范围为1〜9999的计数器，马上用它去记录脉冲数，译码显示电路由七段数码管组成。它首先解码锁存数据，然后通过数码管显示数据。控制电路和锁存电路由74LS08，74LS04和74LS273构成，它用来控制电路计数，锁存和复位的三态。74LS273是8D触发器，当复位引脚为高电平时，它具有锁存功能，使用上升沿锁存数据。当计数控制信号CK为高电平脉冲时，计数器保持计数状态，当控制信号下降沿到来时，74LS08输出一个信号用来控制计数器停止计数，同时控制锁存器74LS273的控制管脚。因为锁存器的MR引脚保持高电平，所以前者的1秒的计数结果被送到锁存器74LS273，然后通过译码器稳定地译码和显示。为了保证接下来的计数正常，计数器必须复位在计数结果被锁存后，复位电路由电容延时电路构成，复位电路如图4所示。

图4计数译码和显示电路

3.3结果仿真与分析

在Proteus接口接入所需的元件RES，74LS90，74LS03设备，选择0.5HZ作为标准频率去仿真部分电路。为了观察仿真波形，示波器可以在输出端接入，仿真结果如图4所示。

从数码管显示的数据可以看出信号频率，但是，这在显示数据和理想数据之间存在误差，这可能是由振荡电路的0.5HZ的脉冲信号所造成。最后，电路用1MHZ有源的代替555振荡器进行测试，可以显著降低误差。

4总结

使用强大的，组件模型丰富的Proteus软件系统详细地设计数字频率计的每个模块，整个系统的仿真被呈现，从仿真结果可以直接地看出，所设计的数字频率计能满足要求。在其他工程设计中，使用Proteus软件系统可以缩短设计周期，提高设计效率，降低设计成本。

数字频率计的介绍

数字通信设备的频率计，是音频、视频和其他科学研究生产领域不可或缺的仪器。用Verilog HDL编程来设计和实现数字频率计,除了可塑的被测信号的一部分和数字键的部分显示,其他所有均在一个FPGA芯片来实现。整个系统是非常精益、灵活的，并且拥有一个可修改的环境。

1. 等精度测量频率原理

频率测量方法可分为两种：

（1）直接测量法，即在特定的时间测量阀门内测量脉冲信号数。

（2）间接测量法，例如周期频率测量法，VF转换法，用间接测量法测量频率只适用于测量低频信号。

基于传统频率测量原理的频率测量精度将随测量信号频率下降而减小，有更实际的限制,而等精度频率计不仅有一个高的精度,而且在整个频率范围内保持恒定的测量精度。测量频率的主要方法偏向单片机发送封闭的信号阀门，阀门时间宽度影响频率测量精度较小，在更大背景下的选择，只要FPGA的32B计数器在计100M信号不溢出，根据理论计算阀门信号宽度TC大于42.94秒，但是由于单片机数据处理能力的限制，实际宽度时间更短，一般在0.1秒之间的选择范围，即为高频短门，低频阀门时间较长。这段时间门宽度Tc基于测量频率的大小将进行自动调整用来自动转换范围，并且扩大频率测量的范围和降低低频测量的误差。

1. 频率计的实现

等精度频率测量的方法。可以简化为CNT1和CNT2两个可控计数器，从CNT1的时钟输入端CLK输入标准信号（f），从CNT2时钟输入端整形过的输入被测信号。每个计数器在CEN输入端为使能端，用来控制计数器计数。当阀门信号是高电平时（预置时间开始），被测信号上升沿输入D触发器输入端，同时两个计数器计数；同样的，当阀门信号为低电平时（预置时间结束），被测信号上升沿输入D触发器输出端，终止计数器计数。

1. 频率计位数相关指标

位数：同一时间数字显示的位数。常用的8位频率计只用几百元就可以买到。对于高精度的测量，9位才开始，中等的是11，13为被认为是高级的。

溢出位：算进溢出位的总等效位。一些频率计有溢出功能，这些频率计是把最高溢出位不显示，只显示后面的位，用来达到提高位数的目的。这里的个别指标是估计值。

速度：也就是每秒的数。有高位的测量但是测量很慢也没有意义。普通的8位频率计测量10MHZ信号，一秒阀门可以得到10000000HZ，这实际上是7位（位数是取常用对数后的值），得到8位需要10秒的阀门时间；得到9位需要100秒阀门时间，以此类推，即使可以显示，11位需要10000秒测量时间。但是在任何情况下，每秒7位。因此必须提高速度。

分辨：这像电压表可以分辨的最小电压一样，越小越好。单位是ps（皮秒）。1000ps=1ns。如果你用1ns频率计要分辨出1e-12之间的误差，我们需要1ns/1e-12=1000秒。假设你有100ps分辨的频率计，则测量时间被缩短10倍位100秒，或者在相同时间1000秒内测得1e-14的误差。

1. 时间频率测量

相比传统的电路设计，EDA技术使用VHDL语言来描述电路系统，包括电路结构、行为、功能和接口。Verilog HDL可以多层次描述系统硬件功能，并且支持自顶向下设计特点。设计者可以不了解硬件结构。从系统设计开始，在顶层进行系统框图的划分和结构设计，在框图一级用Verilog HDL描述电路行为，并且仿真和纠错，在系统一级进行验证，最后用逻辑综合优化工具生成门级逻辑电路网表，下载到具体的FPGA器件中从而实现FPGA的设计。

时间频率测量是电子测量的一块重要领域。频率和时间测量已经得到了更高的重视，长度、电压和其他参数可以转化为频率测量及其有关的技术确定。基于传统的多周期同步法，提出了多周期同步法和量化时延法相结合的测频方法。

最简单的测量频率方法是直接测频法。直接测频法是让脉冲信号通过阀门，通过必要的计数电路，得到脉冲信号个数从而测得被测信号频率或周期。基于直接测频法发展而来的多周期同步法在现在的测量系统中受到了越来越广泛的应用。多周期同步法测频技术的实际阀门时间不是固定的值，而是被测信号的整数周期倍，即与被测信号同步，因此消除了被测信号计数时plusmn;1的误差，测量精度得到明显的提高，并且达到整个测量频谱范围，例如精密测量。

在时频测量方法中，多周期同步法是一种高精度的测量方法，但是仍然没有解决plusmn;1的误差。主要因为实际阀门边沿和标准脉冲不同步Tx=N0T0-△t2 △t1，如果精密测量短的间隔Delta;t1和Delta;t2，将可以准确测量出间隔Tx，消除plusmn;1计的数误差，从而进一步提高精度。

为了测量出一个短的间隔Delta;t1和Delta;t2，通常利用模拟内插法和多周期同步法，即使精度有了明显的提高，但是最终没有解决plusmn;1的误差这个根本问题，这些方法的设备是复杂并且不易推广的。

为了得到高精度，响应时间快，结构简单的频率时间测量方法是非常困难的。从结构尽可能简单同时考虑到精度的角度来看，多周期同步法和基于量化时延的短间隔测量方法，从而达到宽带范围内的实现，例如高分辨率的测量精度。

量化时延法测量短的时间间隔

光电信号可以在一定介质中稳定地高速传播，并且在不同介质中有不同时延。通过量化信号的时延从而测量短时间间隔。

基本原理是'串行延迟，并行计数'，不同于传统计数器的串行计数，即信号通过一系列的延时单元，依靠延时单元的稳定性，在计算机控制下对延时状态进行高速采集和数据处理，从而精确测量短时间间隔。

量化思想决定于延时单元稳定性的实现，分辨率依靠延时单位的延时时间。

延时器件作为一个单元可以是无源的导体，或者其他有源器件。在它们中，导体有短的延时时间（接近于光的传播速度的延迟），门电路延迟时间较长。考虑到延时可以被预测的能力，最终选择CPLD器件，从而实现对短时间间隔的测量。

把短时间间隔的开始信号发送到延时链中，当结束信号到来，这个信号在延时链中锁存，通过CPU读取，判断信号延时单元的个数从而得到短时间间隔，分辨率取决于延时时间。

通常来说，为了都测量两个短时间间隔，要利用两个延时和锁存，但是在现实中，由于软件给的阀门大到足够CPU进行取数的操作，可以在时间间隔结束前测得取走Delta;t1对应的延时单元个数，通过信号控制只用一个延时和锁存单元，这节约了CPLD的内部资源。多周期同步法和量化时延法结合的计算公式为：

T=n0t0 n1t1-n2t1

n0是填充脉冲的值；t0是填充脉冲的周期，为100ns；n1是一个短时间间隔Delta;t1对应的延时单元个数；n2是一个短时间间隔Delta;t2对应的延时单元个数；t1是量化延时器件的延时量（4.3ns）。如此一来，利用多周期同步法，实现了阀门信号和被测信号的同步；利用量化延时法测定两个原来不能被测得的短时间间隔，从而精确测量出实际阀门宽度，以致于提高测频精度。

频率合成器输出频率信号至少10HZ，XDU-17作为测定的标准可以计算原型的频率的测量精度。

例如，被

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[147947]，资料为PDF文档或Word文档，PDF文档可免费转换为Word